gginhouse 发表于 2013-8-30 00:31:23

请教，cyclone ii的FPGA在上电在没有配置完成前，IO状态和时间

我用EP2C5Q208，在上电没配置完成前，输入状态是3态的吗？我发现有些寄存器输出的状态是0，有些是1.而且输出0接个上拉电阻能拉到高电平，输出1接下拉电阻却拉不到低电平（下拉电阻为2K,输出驱动ULN2803带动电磁阀，如果我在后级电路中加反相会不会FPGA又输出0接个上拉电阻却拉不上去呢）。我用示波器测量发现配置需要2s的时间，怎么会要那么长的时间。是我quartus没有设置好吗？

hhxb 发表于 2013-8-30 00:32:38

有人吐槽过是弱上拉，而且没办法改

oped001 发表于 2013-8-30 07:26:07

cyclone iv有快速配置模式，我没试过到底有多快，你要有需要可以试试

wildone 发表于 2013-8-30 09:18:22

用EP3C120，主动配置时好像是1s多到2s，被动配置似乎更慢点

gginhouse 发表于 2013-8-30 12:40:44

哦，上面配置2s时间里面包含单片机启动前延迟的时间。真正配置时间不容易测量出来。输出1的时候接下拉电平幅度一点都没变化，始终是3.3V，该端口可以控制，不知为何？

oped001 发表于 2013-8-30 12:57:07

wildone 发表于 2013-8-30 09:18 static/image/common/back.gif
用EP3C120，主动配置时好像是1s多到2s，被动配置似乎更慢点

刚查了一下handbook，被动配置时DCLK最高可以达到156MHz，如果用这个速度传送配置数据的话，应该比主动配置要快一些，主动配置时时钟速度好像是100MHz吧？

wildone 发表于 2013-8-30 14:17:27

oped001 发表于 2013-8-30 12:57 static/image/common/back.gif
刚查了一下handbook，被动配置时DCLK最高可以达到156MHz，如果用这个速度传送配置数据的话，应该比主动配 ...

但是CPU启动也要时间。以前用ARM9启动，用进LINUX才进行配置。上电到这段时间很长，硬件设计上有许多地方要注意

oped001 发表于 2013-8-30 18:35:27

lz做什么产品，对fpga的配置时间要求很高吗？
页: [1]
查看完整版本: 请教，cyclone ii的FPGA在上电在没有配置完成前，IO状态和时间