Friendz 发表于 2013-5-8 22:11:11

FPGA 有什么方法可以产生一个由低到高频率的波形？

FPGA 是数字电路，有没有办法产生一个方波或一串脉冲，频率是逐渐升高的，从100Hz变化到10kHz？

是否一定要用DDS什么的？ 或者查表法？

请不吝赐教。


wfchwilliam 发表于 2013-5-8 22:34:15

个人认为只要改变计数器的值就可以了。通常方法的产生和计数器要关系，那么计数长短就决定了这个输出方波频率的快慢。对于dds一般使是在产生一个正弦波波形上。

zxq6 发表于 2013-5-9 08:44:10

应该可以

oped001 发表于 2013-5-9 09:28:48

毫无问题，2楼已经说的很明白了，更改计数器的溢出值就行了

sky_prince 发表于 2013-5-9 09:30:31

只有这一种方法吗？

jlhgold 发表于 2013-5-9 12:04:00

外界一个硬件也可以 你就直接想你如果用逻辑门应该怎么做就行了

wye11083 发表于 2013-5-9 12:05:44

FPGA只能产生数字信号，需要在外部产生模拟信号。具体来说，DDS有模拟和数字的，前者是用高频信号拟合，后者是查表。

7802848 发表于 2013-5-10 12:43:46

pwm，前提是有高频率时钟

Friendz 发表于 2013-5-12 21:44:59

好的，多谢各位的主意，看来还是查一个溢出表比较简单些，特别是我这个可以用一个固定的表格。

我用40M的外部时钟，输出速度100～100KHz，应该精度足够了。

小三止步 发表于 2013-5-19 13:57:13

你好，在不在，我有点问题想问你

zhiwei 发表于 2013-5-19 14:49:33

能实现，就是精度问题了

Friendz 发表于 2013-5-21 21:23:47

小三止步 发表于 2013-5-19 13:57 static/image/common/back.gif
你好，在不在，我有点问题想问你

请不吝赐教？
页: [1]
查看完整版本: FPGA 有什么方法可以产生一个由低到高频率的波形？