FPGA使用nios的效率吐槽
今天想用FPGA的nios来测试我做的DAC900E。然后写的C代码如下：#include <stdio.h>
#include "system.h"
typedef struct
{
unsigned long int DATA;
unsigned long int DIRECTION;
unsigned long int INTERRUPT_MASK;
unsigned long int EDGE_CAPTURE;
}PIO_STR;
#define DAC_CLK ((PIO_STR *) CLK_DAC900_BASE)
#define DAC_DATA ((PIO_STR *) DATA_DAC900_BASE)
#define Delay 10000
int main()
{
unsigned int sinTABLE= {512,562,611,660,707,752,795,836,873,907,936,962,984,1000,1013,1020,1023,1020,1013,1000,984,962,936,907,873,836,795,752,707,660,611,562,\
511,461,412,363,316,271,228,187,150,116,87,61,39,23,10,3,1,3,10,23,39,61,87,116,150,187,228,271,316,363,412,461};
unsigned int count = 0;
DAC_CLK->DATA = 0;
printf("Hello from Nios II!\n");
while(1)
{
//DAC_DATA->DATA = sinTABLE;
DAC_DATA->DATA = 600;
DAC_CLK->DATA = 1;
//usleep(Delay-10);
DAC_CLK->DATA = 0;
DAC_DATA->DATA = 511;
DAC_CLK->DATA = 1;
//if（count=count+1)>=64)
//count = 0;
}
return 0;
}
注释掉的代码是我原来测试正弦波用的。
代码中没有垃圾的代码。现在生成的方波才3M多。
所以用FPGA这么高级的芯片用nios就可惜了。
还有大家注意对quartusII的工程编辑后一定要重新下载软核，要不会因为system id好对应不上无法下载。 如果好用就不会FPGA内嵌硬核单片机了 要看你用的哪个等级的NIOS核，如果是等级I，那将会很慢很慢；
既然用了FPGA，该做硬件加速的部分就应该用硬件来做，用GPIO来模拟时序不是正道。 liwei_jlu 发表于 2013-3-18 00:13 static/image/common/back.gif
如果好用就不会FPGA内嵌硬核单片机了
我想先用FPGA做一下小的操作系统，然后再去用arm+DSP结构的器件 本帖最后由 Free顿悟 于 2013-3-18 00:23 编辑
还有在5楼说清楚，DAC900E芯片DATASHEET上说其是5Mout+165MPBS 我的理解是它最大模拟输出5M，数字输入频率165，，，我认为165这个数字是根据它在时序图中标明的那个时间算出来的，只和数字部分有关系。 mitchell 发表于 2013-3-18 00:15 static/image/common/back.gif
要看你用的哪个等级的NIOS核，如果是等级I，那将会很慢很慢；
既然用了FPGA，该做硬件加速的部分就应该用硬 ...
老兄说的对，明天写Verilog程序测试一下。 C8级别NIOS II的GPIO翻转速度大概在60ns,如果用蜗牛来形容也不为过. hys0401 发表于 2013-3-18 07:32 static/image/common/back.gif
C8级别NIOS II的GPIO翻转速度大概在60ns,如果用蜗牛来形容也不为过.
这点我还没有注意，不过确实很慢。改天用DE2_70 中C6的片子试试
页:
[1]