问一下关于FPGA设计模块划分的问题
问一下关于FPGA设计模块划分的问题。我这个人喜欢把模块划分的很细,比如一个设计别人划分8个模块就OK了,
可是我要划分成15个模块才OK,
不知道模块划分的太细对电路的综合布局布线时序会不会有影响?
模块划分的是越细越好还是不要太细? 我也想知道 我也想知道 有没有大牛说一说啊 ab8780000 发表于 2012-12-17 15:31 static/image/common/back.gif
有没有大牛说一说啊
逻辑清晰永远是第一位的。
模块层次并不影响性能。
编译器足够聪明,反正不管你怎么写,最后都是变成了门和触发器。
所有的模块最终都是要打散的。模块只是让你的程序看起来清晰,方便复用而已。
编程语言的函数调用层次太深会略微损失一点性能(进出函数的开销),但HDL的层次并不损失性能。
redroof 发表于 2012-12-17 18:27 static/image/common/back.gif
逻辑清晰永远是第一位的。
模块层次并不影响性能。
编译器足够聪明,反正不管你怎么写,最后都是变成了门 ...
呵呵我担心的就是怕编译器不够聪明、 ab8780000 发表于 2012-12-17 19:13 呵呵我担心的就是怕编译器不够聪明、
如果编译器太笨,你换个编译器就行了。
话说回来,目前市面上也没有几种hdl编译器了,太笨的早就淘汰掉了。。。
所以,逻辑清晰是第一位的
呵呵! 是啊,太笨的编译器,基本上都被淘汰了!
就好比,现在很多人 说Keil有问题,实际上都是自己的问题! 模块划分是有原则可循的 , xilinx有相关文档介绍 ,貌似是叫 hierarchy design guide 在综合的时候可以选择层次打散或者不打散
个人认为分得太细不方便阅读,另外模块设计是有规则的,分得太细可能会增加逻辑
页:
[1]