Verilog元件例化问题请教
本帖最后由 zpwkxg 于 2012-11-13 22:51 编辑在Verilog例化语句中，是否有些端口可不例化，如果不例化，那么它们状态怎么样呢？我看到一个例子：
vga vga_inst
(
.reset_n(reset_n) ,// inputreset_n_sig
.pixel_clock(clk_pixel) ,// inputpixel_clock_sig
.hs(hs_w/*vga_hs*/) ,// outpuths_sig
.vs(vs_w/*vga_vs*/) ,// outputvs_sig
//.blank(vga_blank) ,// outputblank_sig
//.rgb(vga_rgb), // output rgb_sig
.de(vga_de) // outputde_sig
);
例子中例化一个VGA模块，但blank和vga_rgb端口例化注释掉了，这样相当于“调用”参数个数不同了，能这样做吗？在VGA定义模块中，我看到rgb有默认的值。 向万能的论坛求助，这部分语法在哪里？ 括号里不填参数就行了 括号不写参数或者，直接省掉需要忽略的接口都可以！ 谢谢楼上两位。
页:
[1]