新手学CPLD，Modlesim搞了一个星期都没有仿真出来，高手帮忙
程序是很简单的一个加法器程序，软件quartus用的是12.0破解的，modlesim用了6.2版本的SE，也是破解的，quartus编译全部没有问题，RTL模拟自动调用了Modlesim然后自动编译，但是就这里编译出现错误# ** Error: d:/altera/12.0/quartus/eda/sim_lib/altera_primitives.v(34): (vlog-2163) Macro `begin_keywords is undefined.
# ** Error: d:/altera/12.0/quartus/eda/sim_lib/altera_primitives.v(34): near "1364-1995": syntax error, unexpected "STRING_LITERAL", expecting "class"
# ** Error: D:/Modeltech_6.2b/win32/vlog failed.
# Error in macro ./adder4_run_msim_rtl_verilog.do line 8
# D:/Modeltech_6.2b/win32/vlog failed.
# while executing
# "vlog -vlog01compat -work altera_ver {d:/altera/12.0/quartus/eda/sim_lib/altera_primitives.v}"
出现错误的两个库都是安装的时候自带的，难道是modlesim版本太低了？之前用10.0d的找不到lic，所以换成低版本的了
都还没有看见过仿真的波形，杯具啊，我把程序发上来，望高手帮我看看，我现在只求编译成功，能看个波形，整个编译的步骤能成功一次就行了，谢谢了 自己顶一个，知道的帮个忙，是最简单的程序，走通就行的
页:
[1]