|
程序是很简单的一个加法器程序,软件quartus用的是12.0破解的,modlesim用了6.2版本的SE,也是破解的,quartus编译全部没有问题,RTL模拟自动调用了Modlesim然后自动编译,但是就这里编译出现错误
# ** Error: d:/altera/12.0/quartus/eda/sim_lib/altera_primitives.v(34): (vlog-2163) Macro `begin_keywords is undefined.
# ** Error: d:/altera/12.0/quartus/eda/sim_lib/altera_primitives.v(34): near "1364-1995": syntax error, unexpected "STRING_LITERAL", expecting "class"
# ** Error: D:/Modeltech_6.2b/win32/vlog failed.
# Error in macro ./adder4_run_msim_rtl_verilog.do line 8
# D:/Modeltech_6.2b/win32/vlog failed.
# while executing
# "vlog -vlog01compat -work altera_ver {d:/altera/12.0/quartus/eda/sim_lib/altera_primitives.v}"
出现错误的两个库都是安装的时候自带的,难道是modlesim版本太低了?之前用10.0d的找不到lic,所以换成低版本的了
都还没有看见过仿真的波形,杯具啊,我把程序发上来,望高手帮我看看,我现在只求编译成功,能看个波形,整个编译的步骤能成功一次就行了,谢谢了 |
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有帐号?注册
x
阿莫论坛20周年了!感谢大家的支持与爱护!!
知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)
|