FPGA中原信号和原信号取反后都送入与门意义?
本帖最后由 german010 于 2012-8-1 16:55 编辑assign clk_smp = ~clk_smp_r2 & clk_smp_r1;
自动生成的 rtl图中,红色交叉处是相连了,还是没有相连?
楼主 不知道D触发器做什么的? 显然没有相连。一条是比较器的取反输出端,另一条是触发器的输出端。根据两个输出端不能短接的原则可知没有相连。 to二楼,知道D触发器,但放到这里就是不确定 两根线是不是 连在一起了,刚弄FPGA , german010 发表于 2012-8-1 21:20 static/image/common/back.gif
to二楼,知道D触发器,但放到这里就是不确定 两根线是不是 连在一起了,刚弄FPGA , ...
很明显没有连接啊连接了的有电耗,你可以看其分叉的连接 对比一下就知道了 这这这•••• 这个明显是用来检测信号的上升沿的啊!!! 边沿检测电路 上升沿检测,从0跳变到1时,clk_smp输出为1,楼主为什么在纠结这个,功能上能实现就行,为什么要纠结于底层的实现呢,底层的实现由好多种呢 沿监测,那个不是过了一个触发器不是 确实是沿检测,就是把信号打拍,再比较
页:
[1]