sunshinecoast 发表于 2012-7-16 18:58:29

有关FPGA能通过的最大频率信号的问题

请问各位大侠，用一块普通的FPGA，编程将输入引脚直接连通到输出引脚，这样能通过的信号最高频率能达到多少？

sunshinecoast 发表于 2012-7-16 19:20:11

没有高手知道吗？

mysunmax 发表于 2012-7-16 19:23:05

自己试验去啊~

ziruo2002ab 发表于 2012-7-16 19:43:27

几百兆吧，至少。因为是硬件连接，简单一点理解就是逻辑门

laodao01 发表于 2012-7-16 23:01:13

这要看你对信号的要求，如果是时钟，那估计也就几十M，除非用专用的时钟管脚。普通信号也就是100M的样子，再高很难。
信号首先要通过FPGA的INPUT进到IO单元，再通过连线进入核心逻辑单元，然后再通过连线到达IO单元输出，中间延迟很大的。

health 发表于 2012-7-16 23:33:25

一般是说引脚至引脚延迟有多长时间。
最小延迟(相邻引脚)和最大延迟（对角线最远引脚）。

sunshinecoast 发表于 2012-7-17 12:20:18

mysunmax 发表于 2012-7-16 19:23 static/image/common/back.gif
自己试验去啊~

没有高速的设备啊，不好测试

ifuleu 发表于 2012-7-17 20:19:07

请问5楼，延迟和通过频率有什么关系

flyaudio 发表于 2012-7-18 23:39:35

你可以参考一下时钟专用输入输出引脚能支持的最高频率。

Nuker 发表于 2012-7-19 10:50:02

取决于接口电平、传输阻抗、IO驱动能力、负载电阻/电容
如果用FPGA内置的Gigabit transciever，可以到3G-6G，用内置的LVDS transciever，可以到800M，用SSTL-2 IO，可以到400M。具体参数RTFM。
页: [1]
查看完整版本: 有关FPGA能通过的最大频率信号的问题