输出的信号频率不对
如题,大家好,我用的是nios自带的SPI内核实现的FPGA和DA之间的通信的,可问题就出现在了,产生的正弦信号频率和理想值差距很大,通过检测FPGA的DA时钟输入,发现时钟速率不合要求,请问,大家遇到过类似的情况吗?怎么解决的呢? 首先是你确认你的程序对么、主时钟都设置对了没? 本帖最后由 lov9210 于 2012-6-26 10:03 编辑jlhgold 发表于 2012-6-24 13:00 static/image/common/back.gif
首先是你确认你的程序对么、主时钟都设置对了没?
这是我的程序
int main()
{
*************
while(1)
{
if(j!=1024)
j++;
else
j=0;
alt_avalon_spi_command(SPI_DA_BASE,0,2,wdata,0,NULL,0);
}
return 0;
}
不知道哪里不对啊! 那你就得请教NIOS高手了 不太会玩NIOS 这东西刚刚开始学{:lol:} jlhgold 发表于 2012-6-25 21:45 static/image/common/back.gif
那你就得请教NIOS高手了 不太会玩NIOS 这东西刚刚开始学
谢谢了啊!
页:
[1]