AD与FPGA的问题
第一次用FPGA驱动控制AD,AD的8位数字输出也做了电平转换与FPGA电平兼容,我想问下,后面的数据处理怎么操作?还有一个问题是,FPGA的IO上都有电压,我把AD输出的8位数字信号接到FPGA的IO上后,会对FPGA的IO电平造成影响吗?在写verilog程序时要做哪些处理?
希望大家畅所欲言,对于AD和FPGA之间的通信问题大家都可以发表自己的意见,谢谢了! 你fpga口有方向的,它和ad一起输出当然有问题,你干嘛写代码让它们一起输出? 回复【1楼】buickbuick
-----------------------------------------------------------------------
我的这个系统是AD采集CCD输出的模拟信号,然后AD转换,最后用FPGA处理转换的数据,那么AD输出的数据在FPGA中不就是input吗? 自己顶一下,大家帮我看一下,万分感谢 回复【2楼】xuzhengan123
-----------------------------------------------------------------------
对的 AD输出电平和fpga一致就没有问题,verilog代码里把AD信号输入的那几个管脚设为input就可以
页:
[1]