我想做一个1GHz的方波频率发生器,可否用FPGA直接实现?
我想做一个方波信号发生器,频率上限1G , 只用FPGA 最小系统 不加外围芯片可否实现?查阅了下相关的器件,发现FPGA现在有频率能到1G的,不知道价格如何。
请高手指教。 首先你的fpga需要够高的频率,另外没有外围电路驱动能力以及电平是否符合要求也是未知数。 呵呵,I/O口跑到50M左右就不是标准的方波了,是有直流分量的类似于正弦波的波形。
XILINX的SPARTAN系列内部能跑几百M,但是I/O口输出就跑到几十M,价格几十到几百块
VIRTEX系列内部能跑上G,但普通I/O口也跑不了太高,价格一般上千。 1G方波.....
神马概念? 你需要的是个PLL而不是FPGA 使用VCO+PLL吧 不可能的事情。fpga厂家我看到的最高标称是550M,还指的是dsp乘法器。
如果做逻辑的话,一般300M也就差不多了。
不过可以试试高速接口,直接输出10101010101。。。
1G的方波还是让任意信号发生器来做吧。 模拟方式估计可以,没试过 用 LVDS 模式可以输出高频,不过峰峰值很小。应用这个高频的后级器件需要有LVDS输入。
无机酸老兄,好久不见,在忙啥呢? 无机酸回来了!!!
楼主可以做百兆的,步进频率很不均匀,我的赛龙小板内部锁相环最大三百兆 百兆应该没有问题的,我最近做了个频率和占空比可调的,用的sparten3的,只敢50M,应该能做到100-200M问题不是太大,没有实施,等待验证。 膜拜高人 5-10G的带宽
你拿什么来看它呢?
不知道高速收发器是不是方波的 PLL 百十来兆应该没问题;1GHz,还得是方波,基本上很难; ADI的时钟分配芯片很容易时间这个 正好前几天问过锁相环的价格,一个频率范围非常宽(低到几M,高到3G好像)的锁相环才不到100。问的是零买的价格。 1G 方波,,,,这带宽都要10G-20G了吧。。。
页:
[1]