大家用得是vhdl还是 Verilog编写的程序啊？
大家用得是vhdl还是 Verilog编写的程序啊？ Verilog Verilog Verilog Verilog 很久不用，现在忘了 2个一起上,再加AHDL....弄死交接人员. VHDL 回复【5楼】j-link2个一起上,再加ahdl....弄死交接人员.
----------------------------------------------------------------------- VHDL 在学样里学VHDL 的多。但在外面 公司里用Verilog HDL的多。建义楼主搞Verilog HDL VHDL更稳定，一般小公司用verilog，大公司用VHDL，个人觉得VHDL非常值得去搞，当然喽，如果两个都会就更好嘛，同意我的举下手手~~呵呵 谢谢啦^_^ VHDL，如果我以后选助手，只要VHDL的，呵呵 只会Verilog 的 回复【9楼】eworker
-----------------------------------------------------------------------
经常 VHDL 和 C 有时敲着敲着就混了
害别人，害自己吧！哈~~
VHDL好啊，写出来好读，还不用分大小写。一阵乱敲。 都可以吧。把可综合的概念分清楚，用VHDL或是Verilog描述都一样。
现在的工具也基本都支持Verilog和VHDL混合仿真。
两种语言在可综合的部分在网表(NetList)层次上就能统一到一起。
PS：VHDL和Verilog描述的都是硬件的行为，这不是程序的概念。 回复【15楼】888888888888
-----------------------------------------------------------------------
为啥。。。 回复【19楼】517650971
回复【15楼】888888888888
-----------------------------------------------------------------------
为啥。。。
-----------------------------------------------------------------------
好交流呗，以我为主，不能找个不懂VHDL的让我看Verilog 回复【20楼】888888888888
-----------------------------------------------------------------------
=_=你太残忍了 Verilog 很主流吧，VHDL注意些结构能看懂大概就可以了，感觉还是Verilog编起来顺手一点，跟C像 vhdl 你要是还没有开始学vhdl verilog这两个中的任何一个，那就强烈建议你学verilog。 我也verilog VHDL，用一种能实现自己的设计思想，不贪多 VHDL VHDL和C敲混是很经常的，还查不出错来，泪奔... 好像大部分工程师都是用verilog的
我是用VHDL的我们学校开的相关课程也都是用VHDL
页:
[1]