开源免费的verilog仿真软件Icarus Verilog
据说是最好的免费verilog仿真软件了主页 http://iverilog.icarus.com/
windows版主页 http://bleyer.org/icarus/
简单的使用,比如说有两个文件放在 K:\verilog\homework5
simple.v:
module simple(A, B);
input A;
output B;
// mix up the input bits
assign B = { A, A, A, A };
endmodule
simple_tb.v:
module simple_tb;
reg A = 4'b1010;
wire B;
initial
begin
$dumpfile("simple.vcd");
$dumpvars(0, s);
$monitor("A is %b, B is %b.", A, B);
#50 A = 4'b1100;
#50 $finish;
end
simple s(A, B);
endmodule
进入目录编译一下
K:
cd verilog\homework5
iverilog -o simple.vvp simple.v simple_tb.v
输入
vvp simple.vvp
运行仿真
会输出
VCD info: dumpfile simple.vcd opened for output.
A is 1010, B is 0011.
A is 1100, B is 0101.
看波形
gtkwave simple.vcd
http://cache.amobbs.com/bbs_upload782111/files_43/ourdev_661968NQFQ2E.PNG
(原文件名:捕获.PNG)
点击此处下载 ourdev_662025PUUU6F.zip(文件大小:6.74M) (原文件名:iverilog-0.9.4_setup.zip) mark 学无机酸按爪印。 南京电信表示无法访问 好东西~~mark~~ 先标记 习惯MODELSIM 先标记:) 呵呵。linux上也可以用,很好用的。 ftp打不开 正在学习Verilog,简单好用的工具,入门学习好啊! 试试…… 好东西,可以在linux下使用。 标记 学习 我之前用modelsim se6.5g,不好用,有这个软件试试 还是不习惯仿真,一般用逻辑分析仪做了 果断mark 不错,好像蛮简洁的, MODELSIM~不错~ 免费的,看中这个。有时间研究一下。 下来试试看看! mark!!!!!!!! 不知道怎么用啊? 果断MARK。谢谢分享。 这么爽,可以一试,谢谢分享 谢谢楼主 话说GTKwave关闭时总要弹,问我是不是要关闭,烦死了
iverilog似乎不能编译跟芯片有关的库
页:
[1]