为什么ip核都用VHDL写的啊 ??
想学学写ip核 但发现都是用vhdl写的 我们数电只学verilog 。。 只能再学vhdl了 但为什么要用vhdl呢?? 哪位通俗易懂的讲一下 谢谢了还有 国家ip核库很好学习很好的 没有什么本质区别,基本的可综合描述二者可以近似直接转换。
要说语法严谨的话,还是VHDL比较好,略为学院派一些。 大多数的参考设计同时提供VHDL 和 VERILOG 版本 回复【1楼】dr2001
-----------------------------------------------------------------------
哦
谢谢啊 回复【2楼】y595906642
-----------------------------------------------------------------------
谢谢了
页:
[1]