为什么ip核都用VHDL写的啊？？

theloong · 发表于 2011-5-23 16:48:02

想学学写ip核但发现都是用vhdl写的我们数电只学verilog 。。只能再学vhdl了但为什么要用vhdl呢？？哪位通俗易懂的讲一下谢谢了

还有国家ip核库很好学习很好的

dr2001 · 发表于 2011-5-23 17:18:13

没有什么本质区别，基本的可综合描述二者可以近似直接转换。

要说语法严谨的话，还是VHDL比较好，略为学院派一些。

y595906642 · 发表于 2011-5-23 18:20:33

大多数的参考设计同时提供VHDL 和 VERILOG 版本

theloong · 发表于 2011-5-23 19:49:03

回复【1楼】dr2001
-----------------------------------------------------------------------
哦

谢谢啊

theloong · 发表于 2011-5-23 19:49:21

回复【2楼】y595906642
-----------------------------------------------------------------------
谢谢了

为什么ip核都用VHDL写的啊 ？？