FPGA波形问题 求助
module LED_TWINKLE(clk,rst,LED);input clk;
input rst;
output LED;
reg i;
always@(posedge clk or negedge rst)
begin
if(!rst)
i<=30'b11111_11111_11111_11111_11111_11111;
else
i<=i+1'b1;
end
assign LED=i;
assign LED=rst;
assign LED=clk;
endmodule
上面是我的代码 现遇到点问题
当我将 assign LED=i; 这句代码中的 3 换成 i 的其他位时 i<17 这时得到的 LED 引脚的波形都是正确的 占空比50% 周期也对
但是换成 i 的其他位 超过17后 波形就不对了 还是方波 但占空比很小 周期总是4.xx毫秒
我的时钟晶振为 50M 晶振正常
EDA工具： quartus II 9.1 电路板为自己焊的
请教各位 这是什么原因？谢谢！ 有可能是你观察波形的设备采样率不够高引起的。 不是吧，i越高，分频就越高，波形宽度越宽，这个还采样率太低了？扯蛋 回复【楼主位】q20005
-----------------------------------------------------------------------
30'b00_0000_0000_0000_0000_0000_0000_0000
30'b00_0000_0000_0000_0000_0000_0000_0001
.......
30'b00_0000_0000_0000_0000_0000_0000_0100//i亮
30'b00_0000_0000_0000_0000_0000_0000_0101//i亮
..............
30'b00_0000_0000_0000_0000_0000_0000_1100
30'b00_0000_0000_0000_0000_0000_0000_1101//i亮
........
30'b11_0000_0000_0000_0000_0000_0000_1100//i亮
以后有N多i[?]被点亮
页:
[1]