发个别人画的板子
看起来比较可以。http://cache.amobbs.com/bbs_upload782111/files_32/ourdev_573435.jpg
(原文件名:Layout_top.jpg)
http://cache.amobbs.com/bbs_upload782111/files_32/ourdev_573436.jpg
(原文件名:Layout_bottom.jpg) 垃圾 基本确认不是高手 楼上2位说说那里不好?虚心请教一下。 二, 三樓說說那裡出問題? 对啊,二三楼说说啊。我也是菜鸟,就觉得敷铜的安全间距有点小,看上去快连到导线上了。 这板子画得还不错。如果说他垃圾至少也发表一下原因嘛。 画的不错 http://ourdev.cn/bbs/bbs_content.jsp?bbs_sn=3634486
引用图片【楼主位】h2feo4无机酸
-----------------------------------------------------------------------
http://cache.amobbs.com/bbs_upload782111/files_20/ourdev_491095.JPG
(原文件名:P1010302.JPG)
引用图片【楼主位】h2feo4无机酸
-----------------------------------------------------------------------
http://cache.amobbs.com/bbs_upload782111/files_20/ourdev_491096.JPG
(原文件名:P1010303.JPG)
引用图片【楼主位】h2feo4无机酸
-----------------------------------------------------------------------
http://cache.amobbs.com/bbs_upload782111/files_20/ourdev_491097.JPG
(原文件名:P1010297.JPG)
引用图片【楼主位】h2feo4无机酸
-----------------------------------------------------------------------
http://cache.amobbs.com/bbs_upload782111/files_20/ourdev_491098.JPG
(原文件名:P1010299.JPG)
引用图片【283楼】luoqiwu
-----------------------------------------------------------------------
http://cache.amobbs.com/bbs_upload782111/files_28/ourdev_545310.JPG
(原文件名:IMG_0251.JPG)
引用图片【283楼】luoqiwu
-----------------------------------------------------------------------
http://cache.amobbs.com/bbs_upload782111/files_28/ourdev_545311.JPG
(原文件名:IMG_0249.JPG) 同问 二, 三樓說說那裡出問題? 回复【9楼】zheng_pf
同问 二, 三樓說說那裡出問題?
-----------------------------------------------------------------------
可以和8楼最后两个图片对比一下,就知道原因了。 在 Xilinx USB 下载线中,我见过的最漂亮的PCB,是 dr2001 设计的
引用图片【227楼】dr2001
-----------------------------------------------------------------------
http://cache.amobbs.com/bbs_upload782111/files_22/ourdev_504654.jpg
(原文件名:TOP.jpg)
引用图片【227楼】dr2001
-----------------------------------------------------------------------
http://cache.amobbs.com/bbs_upload782111/files_22/ourdev_504655.jpg
(原文件名:BOT.jpg) 好看的板子 不一定就好,八楼的省略了很多东西,芯片电源管脚没有加滤波电容,usb信号线绕了个大圈圈。一楼的图是比较完整的,因为它加了接口电路的电平转换芯片,能支持更宽的输入电压,八楼的只是做了一个钳位而已,这么看来,一楼的绝对不是垃圾 板子布局走线漂亮不代表是好板子,
板子布局走线难看不代表是差板子,
信号完整性才是好板子。 回复【13楼】capron
-----------------------------------------------------------------------
如果背对背布局,平均网络长度还不到1 inch
这块板子速度才24MHz,这点布线延迟和信号的边沿速度相比,还差近两个数量级呢
信号想不完整都难 回复【14楼】h2feo4 无机酸
h2feo4 的作品我每次都很欣赏的,上面的意思就是对你作品赞赏。可惜没抢到那个MINI的XILIX下载板。
上面的板子我认为都很不错,特别是dr2001的差分处理得非常好。 回复【15楼】capron
-----------------------------------------------------------------------
谢谢夸奖
小声透露一下,我正在策划出一个mini 2.0版
预计将具备完全功能(包括INIT脚和VREF检测),VREF将支持1.5V-5.5V范围,但体积将比mini版再缩小50% 以前一直没接触过FPGA,所以对那下载线不敏感。
最近才半路出家学习FPGA,边学边用于项目,
这次h2feo4再造好作品,我必须守着抢一只用用。 2层板做的不多,大部分做4/6层板的,谈谈一点自己的看法,希望大家拍砖。
5年前做过电机驱动,开关电源,近5年一直做小信号处理。
EMC问题一直困扰着我们,有一个项目竟然因为EMC给delay了,
1,有一个公共层(地层)太重要了------实在没有,只能多打过孔了;
2,小电容1nF、0.1uF这种电容多放几个------百利而无一害,大不了不焊吗!
3, “地”过孔多打几个,尤其是关键电容的接地一端-----不会多收你钱的!
4, 低于100MHz的,布线没那么重要-----布局以及是否用了正确的器件才是根本!
最后也是最重要的话,工程师们记住了:在中国,所谓的技术是狗屎! 回复【18楼】web110 Jim啊
-----------------------------------------------------------------------
技术还是技术,只是大部分人得不到重视罢了,估计在哪个国家都差不多,重复性的,容易上手的“技术”确实是“狗屎”,只能赚到老板施舍的几个钱。 网上找的楼主位的资料
http://cache.amobbs.com/bbs_upload782111/files_32/ourdev_574053.png
原理图1 (原文件名:Sheet01.png)
http://cache.amobbs.com/bbs_upload782111/files_32/ourdev_574054.png
原理图2 (原文件名:Sheet02.png)
http://cache.amobbs.com/bbs_upload782111/files_32/ourdev_574055.png
原理图3 (原文件名:Sheet03.png)
http://cache.amobbs.com/bbs_upload782111/files_32/ourdev_574056.jpg
效果图 (原文件名:663px-Platine_best_ckt.jpg)
http://cache.amobbs.com/bbs_upload782111/files_32/ourdev_574057.png
走线 (原文件名:Progger.png)
http://cache.amobbs.com/bbs_upload782111/files_32/ourdev_574058.png
丝印1 (原文件名:Bestückungsplan_bottom.png)
http://cache.amobbs.com/bbs_upload782111/files_32/ourdev_574059.png
丝印2 (原文件名:Bestückungsplan_top.png) 搞错了,最后两个不是丝印图,原厂下载线cpld和68013a分别使用不同的3.3v电源
页:
[1]