发个别人画的板子

murcdix · 发表于 2010-8-7 11:23:19

看起来比较可以。

(原文件名:Layout_top.jpg)

(原文件名:Layout_bottom.jpg)

liouravr · 发表于 2010-8-7 14:12:30

垃圾

web110 · 发表于 2010-8-7 14:39:53

基本确认不是高手

myouravr · 发表于 2010-8-7 14:45:58

楼上2位说说那里不好？虚心请教一下。

virtualbit · 发表于 2010-8-7 14:54:21

二, 三樓說說那裡出問題?

tedden · 发表于 2010-8-7 15:00:19

对啊，二三楼说说啊。我也是菜鸟，就觉得敷铜的安全间距有点小，看上去快连到导线上了。

moen · 发表于 2010-8-7 15:14:23

这板子画得还不错。如果说他垃圾至少也发表一下原因嘛。

eworker · 发表于 2010-8-7 15:27:22

画的不错

kalo · 发表于 2010-8-7 15:36:50

http://ourdev.cn/bbs/bbs_content.jsp?bbs_sn=3634486

引用图片【楼主位】h2feo4 无机酸
-----------------------------------------------------------------------

(原文件名:P1010302.JPG)
引用图片【楼主位】h2feo4 无机酸
-----------------------------------------------------------------------

(原文件名:P1010303.JPG)
引用图片【楼主位】h2feo4 无机酸
-----------------------------------------------------------------------

(原文件名:P1010297.JPG)
引用图片【楼主位】h2feo4 无机酸
-----------------------------------------------------------------------

(原文件名:P1010299.JPG)

引用图片【283楼】luoqiwu
-----------------------------------------------------------------------

(原文件名:IMG_0251.JPG)
引用图片【283楼】luoqiwu
-----------------------------------------------------------------------

(原文件名:IMG_0249.JPG)

zheng_pf · 发表于 2010-8-7 17:08:29

同问二, 三樓說說那裡出問題?

eworker · 发表于 2010-8-7 17:11:50

回复【9楼】zheng_pf
同问二, 三樓說說那裡出問題?
-----------------------------------------------------------------------

可以和8楼最后两个图片对比一下，就知道原因了。

h2feo4 · 发表于 2010-8-7 17:27:08

在 Xilinx USB 下载线中，我见过的最漂亮的PCB，是 dr2001 设计的

引用图片【227楼】dr2001
-----------------------------------------------------------------------

(原文件名:TOP.jpg)

引用图片【227楼】dr2001
-----------------------------------------------------------------------

(原文件名:BOT.jpg)

rx_78gp02a · 发表于 2010-8-7 17:44:41

好看的板子不一定就好，八楼的省略了很多东西，芯片电源管脚没有加滤波电容，usb信号线绕了个大圈圈。一楼的图是比较完整的，因为它加了接口电路的电平转换芯片，能支持更宽的输入电压，八楼的只是做了一个钳位而已，这么看来，一楼的绝对不是垃圾

capron · 发表于 2010-8-7 19:01:22

板子布局走线漂亮不代表是好板子，
板子布局走线难看不代表是差板子，
信号完整性才是好板子。

h2feo4 · 发表于 2010-8-7 19:44:22

回复【13楼】capron
-----------------------------------------------------------------------

如果背对背布局，平均网络长度还不到1 inch
这块板子速度才24MHz，这点布线延迟和信号的边沿速度相比，还差近两个数量级呢
信号想不完整都难

capron · 发表于 2010-8-7 21:02:49

回复【14楼】h2feo4 无机酸

h2feo4 的作品我每次都很欣赏的，上面的意思就是对你作品赞赏。可惜没抢到那个MINI的XILIX下载板。
上面的板子我认为都很不错，特别是dr2001的差分处理得非常好。

h2feo4 · 发表于 2010-8-7 21:09:26

回复【15楼】capron
-----------------------------------------------------------------------

谢谢夸奖
小声透露一下，我正在策划出一个mini 2.0版
预计将具备完全功能（包括INIT脚和VREF检测），VREF将支持1.5V－5.5V范围，但体积将比mini版再缩小50％

capron · 发表于 2010-8-7 21:13:51

以前一直没接触过FPGA，所以对那下载线不敏感。
最近才半路出家学习FPGA，边学边用于项目，
这次h2feo4再造好作品，我必须守着抢一只用用。

web110 · 发表于 2010-8-8 12:37:00

2层板做的不多，大部分做4/6层板的，谈谈一点自己的看法,希望大家拍砖。
5年前做过电机驱动，开关电源，近5年一直做小信号处理。
EMC问题一直困扰着我们，有一个项目竟然因为EMC给delay了，
1，有一个公共层(地层）太重要了------实在没有，只能多打过孔了；
2，小电容1nF、0.1uF这种电容多放几个------百利而无一害，大不了不焊吗！
3, “地”过孔多打几个，尤其是关键电容的接地一端-----不会多收你钱的！
4, 低于100MHz的，布线没那么重要-----布局以及是否用了正确的器件才是根本！

最后也是最重要的话，工程师们记住了：在中国，所谓的技术是狗屎！

eworker · 发表于 2010-8-8 12:46:47

回复【18楼】web110 Jim啊
-----------------------------------------------------------------------

技术还是技术，只是大部分人得不到重视罢了，估计在哪个国家都差不多，重复性的，容易上手的“技术”确实是“狗屎”，只能赚到老板施舍的几个钱。

rx_78gp02a · 发表于 2010-8-10 02:04:38

网上找的楼主位的资料

原理图1 (原文件名:Sheet01.png)

原理图2 (原文件名:Sheet02.png)

原理图3 (原文件名:Sheet03.png)

效果图 (原文件名:663px-Platine_best_ckt.jpg)

走线 (原文件名:Progger.png)

丝印1 (原文件名:Bestückungsplan_bottom.png)

丝印2 (原文件名:Bestückungsplan_top.png)

rx_78gp02a · 发表于 2010-8-10 02:06:56

搞错了，最后两个不是丝印图，原厂下载线cpld和68013a分别使用不同的3.3v电源

发个别人画的板子

阿莫论坛20周年了！感谢大家的支持与爱护！！