huaiming 发表于 2010-5-13 18:10:00

新手求助关于CPLD和FPGA

小弟现在在做毕业设计，但是以前没有用到过FPGA/CPLD，这次毕业设计要用到这个，想用FPGA或者cpld控制存储单元。基本的想法是在前面有一个高速A/D，进行信号采集，当A/D采集到的信号电压为零的时候，则用FPGA或者CPLD控制存储单元不存储A/D采集到的数据，也就是存储单元不工作，当采集到的信号电压大于零的时候，由FPGA或者CPLD控制存储单元进行工作。不知道可以不可以实现。请高手指教。不胜感激，谢谢！
页: [1]
查看完整版本: 新手求助关于CPLD和FPGA