新手求助关于CPLD和FPGA

[复制链接]

huaiming

出0入0汤圆

发表于 2010-5-13 18:10:00 | 显示全部楼层 |阅读模式

小弟现在在做毕业设计，但是以前没有用到过FPGA/CPLD，这次毕业设计要用到这个，想用FPGA或者cpld控制存储单元。基本的想法是在前面有一个高速A/D，进行信号采集，当A/D采集到的信号电压为零的时候，则用FPGA或者CPLD控制存储单元不存储A/D采集到的数据，也就是存储单元不工作，当采集到的信号电压大于零的时候，由FPGA或者CPLD控制存储单元进行工作。不知道可以不可以实现。请高手指教。不胜感激，谢谢！

阿莫论坛20周年了！感谢大家的支持与爱护！！

知道什么是神吗？其实神本来也是人，只不过神做了人做不到的事情所以才成了神。（头文字D, 杜汶泽）

举报本楼层

返回列表

up↑

回帖提示： 反政府言论将被立即封锁ID 。在按“提交”前，请自问一下：我这样表达会给举报吗，会给自己惹麻烦吗？另外：尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片，浪费大家下载带宽和论坛服务器空间，请压缩后（图片小于1兆）才上传。压缩方法可以在微信里面发给自己（不要勾选“原图），然后下载，就能得到压缩后的图片。注意：要连续压缩2次才能满足要求！！】。另外，手机版只能上传图片，要上传附件需要切换到电脑版（不需要使用电脑，手机上切换到电脑版就行，页面底部）。

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页