大家动手打造自己的50MHz示波器吧!
做了5年的工程师,还是买不起一个示波器,公司的示波器带宽才20MHz,打算DRY个50MHz示波器,100MHz示波器价格成本太高。点击此处下载 ourdev_420558.pdf(文件大小:49K) (原文件名:DRY_50MHZ.pdf) 真的假的,便宜的数字50M也就1K多。 支持DIY。。 diy这个,我绝对支持,出不上力,就买套件,2个 框图的结构不错,什么时候开始搞啊 支持,如果这个真的行,那我们都不用买了 支持,做出来买一台 支持一个~ 存储深度8m没有任何意义,只会导致波形的刷新速度过慢,一般4K~128k左右足够用了。另外你说的50MHz貌似是采样率吧。。。太低了。 楼上说的实在。ADS831应该是80Msps采样率吧,按这个框图可以做到160Msps了。 如果这个真的行,那我们都不用买了 有意思,框图有了,,余下的才是难点. http://www.ouravr.com/bbs/bbs_content.jsp?bbs_sn=3211805&bbs_page_no=1&bbs_id=9999
这个比较实在. 我预订1台 不是我打击你,示波器的指标你有全部弄清楚没有? 我考虑这个问题好久了,也在着手准备。公司有各种品牌的示波器多台,从2k到10w的都有,对示波器算比较熟悉。
定位:单片机,简单模拟电路,开发。学生用,个人用。
价格要小于500元,因为市场已有不到2k的示波器,性能过的去。自己做,做不到那个水平的。所以要适当降低指标。
显示方式:
vga,接显示器?fpga控制,最多驱动800x600,都好难做。
或lcd? 320x240分辨率小点,大点的屏又不便宜,如果能驱动psp屏也不错,480 x 240 。 控制复杂且成本高。
或接pc机?没有合适的传输方式,至少得10帧以上的显示率吧?也就是10M以上的传输率(存储深度1m时)。驱动,上位机,都不擅长。
存储深度:1M-2M足矣。
速度:能测20M基本上搞单片机就够了,所以采样率控制在60-80M。
触发方式:上升下降沿触发就够了。要能调节触发位置,即可以显示触发前的波形。必须用fpga控制。
模拟方面我觉得可以降低要求,先做个0-10v 8位分辨率的就可以搞嵌入式开发了,对模拟信号要求高的还是买市面上的吧!
测量功能什么的我觉得用的不多。
另外楼主的cpld资源不够,好像比较难实现。
基本上思路:
60M-80Ma/d50元
ep2c5 fpga 50元
sram 1-2M 40元
屏 3.5-4‘ 100-150元
avr(arm) 30元
希望能多交流啊,这种东西最好多交流,其实就算完全开源,真正自己做的人也不多,不过我想需要成品或套件的人应该挺多。 支持DIY 支持下,如果有可能我加入 怎么我想的事别人都想呢,呵呵...
必须得上FPGA或者CPLD,尤其是触发这块.
通过FIFO做的那种构架极容易丢触发的,道理应该都知道.
其实有种ADC可以解决这个问题,就是带比较功能的ADC(过于/低于设置值会输出个中断).
美信有. 我的这个早在进行中,已经买了欧姆龙的高频继电器,高速运放,ADC,SRAM,CPLD......,PCB板厂制做中 LS好速度,PCB什么时候回来,可不可以先说一下你做的大概结构。
to 15楼 zhangyidao现在市面上早就有卖LCD2VGA的板了,他就是用FPGA做的,可以做到1024*768 ·70HZ16bit,具体的实物没见到,猜有可能是FPGA+SDRAM+R-2R的结构,据说效果满不错的。 【8楼】 newbier
存储深度8m没有任何意义
足够便宜SRAM+CPLD
可以做多BANK的FIFO,这样效率高的不是一点点;
同时A/D是5V的,CPLD可以做5V到3.3V的电平转换;
【14楼】 tsb0574 阿波
我的知识有限,
对有我们来说能有基本波形功能就行了(200元/台),你要的可能是台商用示波器(>2000元/台); USB 2.0数字存储示波器怎么样? 同志们,来晚了,项目搞得怎么样了?
我也来凑热闹! 上次有个无线电的贴不知道恢复没有 做出来时我买一台 LZ作出来了没有啊?如果作出来了,给大家分享一下经验,如何? 可以,我也买一套。 先看热闹 无线电的那个贴做出来好像没有50M呢
标记一下 关注 mark diy的时间精力足够你买台泰克了 Tek能看上眼的起码都要最新款的MSO2000系列啦
MSO2024+触发Options,总价5W
自己DIY却远远到不了这个价格能性能
DIY在于乐趣和满足一定的基本需求
至于俺日常上班使用的示波器,就是Tek DPO7104,25万的家伙,当电脑用都很OK,哈哈 关注这个示波器啊 :) 这个示波器,采样频率是50M,信号带宽没有讲,理论上最多25M了.如果用来看信号,最多只有5M以内的信号是能够可信的
凭这个方案图的这么点东西,能够做出来,可能性大约为0.1%.当然,不排除LZ能够将这个0.1%转化成为100%.
类似这样的方案,网上面一搜一大把呢. ls的,鼓励为主!
采样频率50M,再努努力,6、70M的采样,看10M下的信号绰绰有余了。其实一般的单片机,arm7,信号都是us级的。
楼主加油啊。
我今天买了两片ad830,5128,准备用fpga做。 LS的830和5128各多少钱?
做板的时候128K,256K,512K,1M,2M都可以用一个封装的,你考虑一下
另外,如果采样到70MSPS的话CPLD时钟需要140MHZ,除非用组合逻辑做 70MSPS用140MHz工作的CPLD不够的,SRAM的WR脉冲一下一上就要两个CLK完成,再加上地址控制,存储那样快数据不够的 2个CK不就刚好140MHZ吗?地址控制是同时的啊,第1个CK就输出地址了啊.
我现在希望1个CK可以完成写SRAM 那样容易错的,SRAM地址稳定到WR前后有时间要求的 Mark! 严重关注! 【40楼】 new007 :没问题的,我已经做过了,改地址的同时WR上升.
如果考虑2周期那更没问题了.
另外"【36楼】 zhangyidao "在吗?请看看37楼,谢谢 ads8301通道 60Mhz 8bitAD转换 淘宝上买的 35元/pcs
61C5128LV 512K words(4Mbit) sram淘宝上 25元/pcs ,不过因为疏忽买的是soj封装的,先凑合着用吧!汗!
淘宝链接:
http://item.taobao.com/auction/item_detail.jhtml?item_id=be31d4babd81898cfb49f1db33ece050&x_id=0db1
另外:我对高频不熟悉,不知道热转印的板能不能跑60M ,ad sram 和fpga不在一块板上行不行?
关于fpga 写sram ,我觉得单时钟应该可以,从datasheet上推出来的。没试过,大家帮忙分析下。
http://cache.amobbs.com/bbs_upload782111/files_12/ourdev_422319.JPG
(原文件名:fpgatosram.JPG) 【44楼】 zhangyidao:
你买的SRAM是5V的吧?那很麻烦的,最好是可以3V或者3.3V的.
ADS831我有很多,不用买了.
25616我也有.可我想实现双通道合并,所以必须得两片独立的,1片16位的实现不了,两片的话肯定8位的划算.
热转印上60MHZ问题不大(布线不合理除外).
我考虑测试方便.把信号调理,ADC,CPLD+SRAM,MCU,LCD驱动考虑全部单独做板.
SRAM时序问题:
以前我发过一个贴,可能没了吧.就是想讨论SRAM写问题的.
从图上可以看出,上升后你得有下降才行,所以得2CLK.
有兄弟说保持WE=0,直接改变地址,我还没试过.
从规格书上可以看见SRAM的写操作确实如这些兄弟所言,是电平写入的,不是WE的边沿. FPGA+SRAM的FIFO想快不容易的,由于数据总线共用,首先要保证均匀的写,不然信号没有时间坐标精度,其次要读,且必须比写的快,这样才不会写溢出,从要求看,读写的规律最快是 读读写读读写读读写,为了能知道有数据可读,应当插入查状态,且状态空时实际还至少保留两个数据,所以是 查读读写,查读读写,查读读写,其中读有假读(数据<2时就假读),操作上不能省,不能破坏写的均匀性,这样一来,四个节拍一轮,所以采样率高不了,想快应当用商品FIFO 解决办法是乒乓方式两片SRAM,读写不干涉 我不懂了.
你用FIFO干嘛?
你的显示有这么快吗?眼睛有这么快吗?没有意义.
这需要合理利用触发来解决 【45楼】 Oliver
积分:1592
派别:
等级:------
来自:
-----------------------------------------------------------
你的帖子當時我把它下載了..
我也關注這個問題
http://www.ouravr.com/bbs/bbs_content.jsp?bbs_sn=3209012&bbs_page_no=1&search_mode=3&search_text=funghome&bbs_id=9999 期待结果中!~ 期待中…………………… 【49楼】 funghome:
好人耶...
请有经验的大侠推荐个CPLD啊,或者FPGA.
80MSPS的速度需要主频160MHZ,EPM240已经满足不了了. 还是oliver的理解深刻。
没必要fifo,
auto模式,可以一直写sram,写完一帧再copy到另一个显示缓冲中,虽然此时会丢数据,但人眼是不可能看全部数据的,就算用再好的示波器。
nomal模式,在触发条件出现之前只写sram不显示。
关于100M内存写操作问题,我觉得理论上100M时钟就可以完成。地址可以实现每个时钟(5ns+5ns)加1,100M时钟加个缓冲出来直接控制wr线,这样就能实现每个时钟写一次。如还有疑惑我可上个时序给你。 53楼和我想到一起了...
DSO就是这么工作的,AUTO模式没必要写太多SRAM深度,10格*(10-50点)为一次显示足够了,刷屏速度也才60HZ嘛.
之后MCU读出送显示(先找触发点).
SRAM写时序我觉得也可以到100M,找时间得试试 DPO如果抽样采点显示,有的窄信号会丢失的,老的HP54564就有着缺陷,非要展开才能发现信号,比如均匀脉冲显示上不均匀,新的安捷伦MSO6000这方面就改进了,能均匀显示 DPO如果抽样采点显示,有的窄信号会丢失的,老的HP54564就有着缺陷,非要展开才能发现信号,比如均匀脉冲显示上不均匀,新的安捷伦MSO6000这方面就改进了,能均匀显示 DPO如果抽样采点显示,有的窄信号会丢失的,老的HP54564就有着缺陷,非要展开才能发现信号,比如均匀脉冲显示上不均匀,新的安捷伦MSO6000这方面就改进了,能均匀显示 3年前我做的实验,用delphi写了个简单程序显示测试
AD828(运放) + ADS830(ADC) + SN74ACT7804(FIFO) + AT89C2051 + AD9851(时钟)
http://cache.amobbs.com/bbs_upload782111/files_12/ourdev_422554.gif
(原文件名:1.gif)
http://cache.amobbs.com/bbs_upload782111/files_12/ourdev_422555.JPG
(原文件名:3.JPG)
我的实验体会,和大家分享一下
用FIFO可以简化电路,实现高速写数据,但是价格昂贵
还有就是用CPLD或FPGA + SRAM实现, 价格低,但是要实现高速写SRAM比较难,EPM240(5ns)为例,写时钟(既为ADC采集时钟)要经过,多级时钟分频电路,选择开关(多个),地址线到达SRAM,这些电路是串联的,ADC时钟与SRAM地址线延时量大约有十几个ns(具体有点忘了)。手头上有EP1C3T144C(FPGA),还没做过测试
CPLD或FPGA数据输入口做个2选1开关,加个数据比较触发系统,就可以实现数字逻辑分析仪
测试板
http://cache.amobbs.com/bbs_upload782111/files_12/ourdev_422556.gif
(原文件名:2.gif)
由于时间关系,上位机软件编程一直是我的软肋,主要是界面布局,哪位大虾能帮帮忙? 用ad9851做時鐘芯片會不會浪費了.. 昨晚好象网络有问题,发不出贴,反复试,结果今天看55 56 57楼三个相同贴 支持... 怎么可能,都干了5年,还买不起示波器!你别把钱都攒起来啊!买个40M的在淘宝上,2手的菜肴350! 自己做的东西,最终没有良好的测试环境,根本无法保证各项参数的正常。
制造示波器的门槛不是这么低的。。
不过精神还是值得表扬的。 mark 精神可佳,值得表扬!有需要我们可以提供技术支持,电话或QQ联系都行. ad9851价格有些高,还有功耗也比较大,为何不直接用CPLD产生所需时钟呢? 同意楼上的结论. 如果是对示波器的制作感兴趣,还可以 DIY。如果只是需要一个示波器来用,建议还是买一个,低端的 50MHz 彩色显示数字示波器不到 1900 元就可买到。 低端的 50MHz 彩色显示数字示波器不到 1900 元就可买到. <-有什麼好介紹? 回复 mrchow,推荐买普源(RIGOL)的 DS1052E 50MHz 示波器,我买的就是这一款,在深圳赛格广场二楼的仪表世界买的。 不如买个旧的摩摩。
示波器看起来不难,做起来挺烦。 jh 如果能住出来我买一个 MARK! "示波器看起来不难,做起来挺烦”这就话很经典,什么东西都看起来不难,但坐起来确实又很烦 套件 哎!
楼主你做了5年的工程师,还是买不起一个示波器,公司的示波器带宽才20MHz,打算DRY个50MHz示波器,100MHz示波器价格成本太高。也太失败了!
如果是做来玩玩,表示支持! mark 支持DIY 回复【21楼】hepingmail
-----------------------------------------------------------------------
只能说你对示波器的高级应用还不了解. 要做就做100MHz,1G采样的吧
页:
[1]