我基于QUARTUS FPGA 逻辑分析仪的试验和结论。

sdmmqy · 发表于 2007-4-26 15:36:00

自己一直想有个LA,逻辑分析仪。正好手里买了ALTERA CYCLONE EP1C6Q240C8试验版，就仿照SIGNALTAP试了一下。

板上时钟是50MHZ,我按照40M时钟写的VHDL,采样时钟也就是40m to 100k,能实现多极触发，高级逻辑触发，循环采样，片段采样。其实也能实现延时触发，要在写个移位寄存器，可惜我没写。电路很简单。我估计采样频率到80兆该可以的。可以用琪内部PLL倍频主时钟。因为我发现我的板子最大采样深度只达16k,就主要用1m采样。

用串口33.6K试验了，可行。

结论，1）依靠QUARTUS的SIGNALTAP确实能实现LA，我没用过真正的LA,望有经验者说说主要差距。

2）感觉采样深度不够，我分析bp机开机的SPI通信，数据量不够。

3）有单独的SIGNALTAP可使用，不必安装QUARTUS.

sdmmqy · 发表于 2007-4-26 15:39:09

sdmmqy · 发表于 2007-4-26 15:42:04

THE VHDL FILES .THESE CAN BE USED IN QUARTUS.点击此处下载armok01152067.rar

sdmmqy · 发表于 2007-4-26 15:43:23

如果需要操作说明，我可以传个中文的说明

sdmmqy · 发表于 2007-4-26 15:44:51

潘松的EDA技术与VHDL里就有SIGNALTAP使用说明。稍后可以传个PIC

sdmmqy · 发表于 2007-4-26 15:47:30

http://alternatezone.com/electronics/pcla.htm THIS IS A LA BASED ON PC PRINT PORT. 40MHZ MAX SAMPLE RATE.I THINK THE SIGNALTAP IS BETTER THAN THIS.

-----此内容被sdmmqy于2007-04-26,16:42:57编辑过

-----此内容被sdmmqy于2007-04-26,16:44:50编辑过

欢迎各位试验，提出改进意见。sdmmqy@sina.com

-----此内容被sdmmqy于2007-04-26,16:47:30编辑过

sdmmqy · 发表于 2007-4-26 16:40:13

我还想问问，MOTOROLA寻呼机的解密器有人研究果么？我查它的SPI通信，为什么波形总是不变那？谢谢

roasn · 发表于 2009-12-3 10:54:42

以下蓝色文字由版主：roasn 于：2009-12-03,10:54:42 加入。

<font color=black>请发贴人注意：本贴放在这分区不合适，即将移走
原来分区：[3055]网站逻辑分析仪开源活动
即将移去的分区：[1029]CPLD/FPGA
移动执行时间：自本贴发表0小时后

任何的疑问或咨询，请可随时联系站长。谢谢你的支持!</font>

longquan · 发表于 2010-8-31 19:38:45

barryyan2007 · 发表于 2010-9-1 10:20:23

学习一下

algebra · 发表于 2011-7-17 21:52:07

SIGNALTAP

我基于QUARTUS FPGA 逻辑分析仪的试验和结论。

阿莫论坛20周年了！感谢大家的支持与爱护！！