逻辑电路功能求助：A上升沿时Y=1，B上升沿时Y=0

jenkins

输入A上升沿时输出Y置1，输入B上升沿时，输出Y置0，其他情况输出Y保持不变。使用逻辑电路应该如何实现？有现有的芯片可以实现此功能也可以。

Himem

觉得用个低引脚数的mcu搞还简单些

chunjiu

双稳态 D 触发器，大把标准 IC，搜一下 74HC 系列

hecat

用D触发器，D端接1，A接时钟，B接异步复位(高复位)，Q输出

wye11083

hecat 发表于 2024-6-8 17:09
用D触发器，D端接1，A接时钟，B接异步复位(高复位)，Q输出
(引用自4楼)

d触发器实现不了。lz要上升沿复位，所以需要做成同步复位。

即，这里可能需要rs触发器，分别配置成异步上升沿置位和复位。

最简单的是做个单片机或cpld实现。需要做边沿检测。

hecat

wye11083 发表于 2024-6-8 17:26
d触发器实现不了。lz要上升沿复位，所以需要做成同步复位。

即，这里可能需要rs触发器，分别配置成异步 ...
(引用自5楼)

是要双时钟才行，单触发器实现不了

jenkins

需要逻辑电路才行，单片机和CPLD就很简单了。

lb0857

4013做的开和关二个按键就这样逻辑
其他数字电路也可以实现。
单就实现功能来说我，使用mcu就简单了

t3486784401

尝试用逻辑门搭了一版，使用 4011 和 4069.

U1A 和 U1B 搞成 RS 触发器， 剩余的 U1C/D, U2, U3 组成两个上升沿检测。

实际上用 R-C 微分也行，这里偷懒直接用了 NOT 非门的传输延迟，延时太短就多串几个（奇数），把 4069 用完：

Himem

t3486784401 发表于 2024-6-9 00:22
尝试用逻辑门搭了一版，使用 4011 和 4069.

U1A 和 U1B 搞成 RS 触发器， 剩余的 U1C/D, U2, U3 组成两个 ...
(引用自9楼)

上升沿和下降沿似乎没有区分?

t3486784401

Himem 发表于 2024-6-9 01:30
上升沿和下降沿似乎没有区分?
(引用自10楼)

是 NAND 不是 XOR，只有上升沿才会通过

Himem

t3486784401 发表于 2024-6-9 01:37
是 NAND 不是 XOR，只有上升沿才会通过
(引用自11楼)

确实 不好意思 我看差了

liuqian

chatgpt给的设计，你看看对不对

这个逻辑电路的要求是检测输入信号 `a` 和 `b` 的上升沿，并根据上升沿触发输出 `y` 的变化。具体来说：

- `a` 的上升沿使 `y` 置为 `1`
- `b` 的上升沿使 `y` 置为 `0`
- 其他情况下 `y` 保持不变

可以用一些74系列的基本逻辑芯片（如D触发器和逻辑门）来实现这个逻辑电路。以下是一个可能的设计方案：

### 所需组件
1. **74LS74** - D触发器（用于检测上升沿）
2. **74LS00** - NAND门（用于组合逻辑）

### 电路设计

1. **边沿检测电路**：
   - 使用两个D触发器（74LS74）的Q和\(\overline{Q}\)输出以及输入信号来检测上升沿。
   - 对于信号 `a` 和 `b`，分别连接到两个D触发器的D输入。

2. **逻辑控制电路**：
   - 使用74LS00的NAND门来实现输入信号的组合逻辑，确保在检测到上升沿时正确控制 `y` 的输出。

#### 步骤

1. **D触发器配置**：
   - 触发器1的时钟输入连接到 `a`，D输入连接到高电平（即1）。
   - 触发器2的时钟输入连接到 `b`，D输入连接到高电平（即1）。

2. **输出逻辑**：
   - 当 `a` 的上升沿触发时，触发器1的Q输出为高电平（即1）。
   - 当 `b` 的上升沿触发时，触发器2的Q输出为高电平（即1）。
   - 使用NAND门将两个触发器的Q输出进行组合控制 `y`。

### 电路连接图

1. **触发器配置**：
   - 74LS74触发器1：
     - D输入连接到高电平。
     - CLK输入连接到 `a`。
     - Q输出连接到NAND门输入1。
   
   - 74LS74触发器2：
     - D输入连接到高电平。
     - CLK输入连接到 `b`。
     - Q输出连接到NAND门输入2。

2. **NAND门配置**：
   - NAND门1输入1连接到触发器1的Q输出。
   - NAND门1输入2连接到触发器2的Q输出。
   - NAND门1的输出连接到输出 `y`。

### 电路图简化

```
       +---+
a --->|CLK|触发器1
       |D=1|----->Q1 ----+---+
       +---+              |   |
                         NAND  |
       +---+              |   |   +---+
b --->|CLK|触发器2      +---+   | y |
       |D=1|----->Q2 ---------------->|
       +---+                      +---+
```

这个电路的基本思路是通过触发器检测上升沿，并使用NAND门来组合输出。需要注意的是，可能需要添加一些去抖动电路和时钟信号同步电路，以确保在实际使用中电路能够稳定工作。

你可以根据上述设计在实际电路板上进行搭建，并进行测试和调试以确保满足你的设计要求。