集电极开路，ic=0，为什么可以输出低电平？

hanming327 · 发表于 2021-12-15 09:26:25

本帖最后由 hanming327 于 2021-12-15 14:34 编辑

电路图功能：

该电路图是isp一键下载电路中Boot0控制电路，Boot0需要在RTS控制下输出0,1两种状态

个人疑问：

集电极开路时，基电压为什么可以控制3极管输出高电平，集电极接到IO口之后，ie=0，集电结断路，集电极不是相当于高阻态悬空吗？网络上有部分人将集电极开路等价于继电器，基极接低电平等价于线圈通电，3极管饱和导通等价于触点闭合，这种正确吗，关键是ie=0，3极管能饱和导通吗？学艺不精，麻烦指导

初音之恋 · 发表于 2021-12-15 11:50:28

导通产生高电平，断开后通过电阻到IO口慢慢放电

chunjiu · 发表于 2021-12-15 11:54:57

mcu 板上有个 10K 下拉电阻，mcu 厂家标准推荐电路。

1a2b3c · 发表于 2021-12-15 12:54:50

应该是RTS脚电压变了吧，和你3脚集电极断开与否没有任何关系啊。集电极接不接负载都是会输出高或者低的
RTS脚才是导致集电极电平变化的原因哦

hanming327 · 发表于 2021-12-15 14:42:27

chunjiu 发表于 2021-12-15 11:54
mcu 板上有个 10K 下拉电阻，mcu 厂家标准推荐电路。

嗯嗯，你的说法，我觉得可以解释为什么会输出高电平。那我是不是可以理解为，OC电路本身必须结合上拉或者下拉才能实现输出电平，不能直接将集电极开路输出接到负载端或者接到IO端去检测，恳切希望能够解答，谢谢

t3486784401 · 发表于 2021-12-15 14:55:00

hanming327 发表于 2021-12-15 14:42
嗯嗯，你的说法，我觉得可以解释为什么会输出高电平。那我是不是可以理解为，OC电路本身必须结合上拉或者 ...

你的理解是对的。

某些电路存在例外，例如 TTL，结构决定了这种电路输入悬空 = 输入高电平，相当于自带上拉电阻。
因而前一级 NPN 或 NMOS 的 OC 输出，可以直接接在下一级 TTL 输入上，无外部上拉也能工作。

初音之恋 · 发表于 2021-12-15 14:57:39

hanming327 发表于 2021-12-15 14:42
嗯嗯，你的说法，我觉得可以解释为什么会输出高电平。那我是不是可以理解为，OC电路本身必须结合上拉或者 ...

不接下拉的情况高电平没问题，低电平只能靠boot0内阻慢慢漏

chunjiu · 发表于 2021-12-15 15:04:00

hanming327 发表于 2021-12-15 14:42
嗯嗯，你的说法，我觉得可以解释为什么会输出高电平。那我是不是可以理解为，OC电路本身必须结合上拉或者 ...

这个很好理解，BOOT0 在集电极开路时无电源供应，被 10K 电阻下拉为低电平，当集电极导通时，被电源强制为高电平。

这么做的理由应该是为了提高抗干扰性，当环境比较恶劣时，依然能为 BOOT0 提供稳定的电平状态。

hanming327 · 发表于 2021-12-15 15:05:10

t3486784401 发表于 2021-12-15 14:55
你的理解是对的。

某些电路存在例外，例如 TTL，结构决定了这种电路输入悬空 = 输入高电平，相当于自带 ...

你好，可以麻烦为例外情况找个电路图吗？谢谢

hanming327 · 发表于 2021-12-15 15:08:37

初音之恋发表于 2021-12-15 14:57
不接下拉的情况高电平没问题，低电平只能靠boot0内阻慢慢漏

不接下拉如何输出高电平，我的理解：如果没有下拉，集电极相当于开路ic=0，那么集电结相当于断路，集电极就等同于浮空，电压不确定，麻烦解答谢谢

t3486784401 · 发表于 2021-12-15 15:21:19

hanming327 发表于 2021-12-15 15:05
你好，可以麻烦为例外情况找个电路图吗？谢谢

任一本数电实验教材，大概都会详细讲解这中区别，建议好好看看：

https://www.docin.com/p-1821245513.html

chunjiu · 发表于 2021-12-15 15:28:27

本帖最后由 chunjiu 于 2021-12-15 15:31 编辑

hanming327 发表于 2021-12-15 15:08
不接下拉如何输出高电平，我的理解：如果没有下拉，集电极相当于开路ic=0，那么集电结相当于断路，集电极 ...

没错，所以 MCU 标准推荐电路上，BOOT0 引脚上有个 10K 的下拉电阻。

PS：

有的 MCU BOOT0 引脚有内置的下拉或上拉电阻，但年代久远不知道在哪儿的文档中看到过 ...

或者根本就是我自己记岔了，和一些讨论弄混了。

hanming327 · 发表于 2021-12-15 16:33:37

chunjiu 发表于 2021-12-15 15:04
这个很好理解，BOOT0 在集电极开路时无电源供应，被 10K 电阻下拉为低电平，当集电极导通时，被电源强制 ...

嗯嗯，我之前没有注意到微控制器原理图sheet中boot0下拉了，在当前原理图sheet下，单纯思考集电极悬空怎么会输出高电平？所以产生了疑问：OC电路是不是可以等同于开关，不下拉集电极也可以输出高电平的结论，所以想求证

hanming327 · 发表于 2021-12-15 16:34:58

t3486784401 发表于 2021-12-15 15:21
任一本数电实验教材，大概都会详细讲解这中区别，建议好好看看：

https://www.docin.com/p-1821245513.h ...

嗯嗯，好的，谢谢

初音之恋 · 发表于 2021-12-15 16:44:51

模拟结果，IO口电压表都是有内阻，不存在完全开路

hanming327 · 发表于 2021-12-16 09:49:53

本帖最后由 hanming327 于 2021-12-16 09:54 编辑

初音之恋发表于 2021-12-15 16:44
模拟结果，IO口电压表都是有内阻，不存在完全开路

我试过使用Multisim仿真，在测得电压违背常理后得出结论：仿真软件在特殊情况下的结果不能相信

，所以才将问题抛出来和大家一起讨论

比如这个电路断路后，集电极电压超过了供电电压

集电极开路，ic=0，为什么可以输出低电平？

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源

本帖子中包含更多资源