电流采样低阻值封装为何画成这个样子呢？

kickdown · 发表于 2019-9-3 16:45:30

如题。我知道不能沿电流流动方向的铜皮布线，因为有铜的温度电阻率比较大。但为何不能从焊盘垂直电阻方向引出电压测试线呢？

mangolu · 发表于 2019-9-3 17:38:59

笔记本电脑上基本都是这个样子

LM1876 · 发表于 2019-9-3 17:43:55

类似于四线电阻测量，减少线阻带来的误差

cloudboy · 发表于 2019-9-3 17:45:21

因为大电流一般都是从焊盘的两端过去的，所以一般推荐测试的线就会从焊盘的内侧来走，不会有大电流，符合开尔文测试方式

jeffwei · 发表于 2019-9-3 17:46:00

应该是这样采样最远，肯定没有电流压降。

qtechzdh · 发表于 2019-9-3 18:51:43

四线制，尽量减少在sensor上流过电流

kydl2345 · 发表于 2019-9-3 18:53:43

这个才是比较好的画法

brother_yan · 发表于 2019-9-3 19:16:25

楼上正解

zpywz · 发表于 2019-9-3 19:20:52

kydl2345 发表于 2019-9-3 18:53
这个才是比较好的画法

没看懂,说下原理嘛.

霸气侧漏 · 发表于 2019-9-3 20:16:17

zpywz 发表于 2019-9-3 19:20
没看懂,说下原理嘛.

同问

peter_zhang · 发表于 2019-9-3 20:40:39

不就是差分等长么？

alphi · 发表于 2019-9-3 20:43:43

mark，好帖子

辣条 · 发表于 2019-9-3 22:27:18

本帖最后由辣条于 2019-9-3 22:30 编辑

看了7楼的封装，醍醐灌顶
尽可能少地引入多余的采样阻抗，这种处理方式直接从shunt焊盘底部引出采样点，不与功率部分纠缠在一起，可以降低shunt焊接位置偏差、pcb阻抗差异造成的阻抗误差，提高一致性和采样精度，和价格贵一些的四线电阻异曲同工

higeo · 发表于 2019-9-3 22:46:59

ADI有篇应用笔记专门讲这个的，特别详细，可以去找一下

hdxd · 发表于 2019-9-4 08:14:51

这样才构成比较理想的四线Kelvin接线形式。尽可能的在没有电流流过的点位上做电压采样，这样才能排除铜箔上因为电流流过而产生的压降干扰采样结果。

hdxd · 发表于 2019-9-4 08:36:14

hdxd 发表于 2019-9-4 08:14
这样才构成比较理想的四线Kelvin接线形式。尽可能的在没有电流流过的点位上做电压采样，这样才能排除铜箔上 ...

这个图更直观

475627406 · 发表于 2019-9-4 08:43:37

kydl2345 发表于 2019-9-3 18:53
这个才是比较好的画法

对于2脚电阻，这样画保证不了中间引脚不过电流，会把焊锡电阻也加上去？

YS126 · 发表于 2019-9-4 08:45:01

辣条发表于 2019-9-3 22:27
看了7楼的封装，醍醐灌顶
尽可能少地引入多余的采样阻抗，这种处理方式直接从shunt焊盘底部引出采样点，不 ...

看了你的讲解，我更是打通了任督二脉。

kickdown · 发表于 2019-9-4 09:33:14

辣条发表于 2019-9-3 22:27
看了7楼的封装，醍醐灌顶
尽可能少地引入多余的采样阻抗，这种处理方式直接从shunt焊盘底部引出采样点，不 ...

一楼那个我大概猜明白了，因为不一定PCB布线的时候不一定从电阻的哪一端进线，所以测量电压的也不适合从侧面引出。同时，检流电阻体积不会太小，内侧引出也有空间。
不过，7楼的比1楼的封装，好在哪里呢？

lsfsxfljj · 发表于 2019-9-4 09:36:20

差分电流采样就这么搞啊

kickdown · 发表于 2019-9-4 09:43:47

475627406 发表于 2019-9-4 08:43
对于2脚电阻，这样画保证不了中间引脚不过电流，会把焊锡电阻也加上去？ ...

上下两部分阻值相等，中间就不过电流了。但是不完全相等，可能还要分走一点电流

kickdown · 发表于 2019-9-4 09:53:40

本帖最后由 kickdown 于 2019-9-4 09:54 编辑

lsfsxfljj 发表于 2019-9-4 09:36
差分电流采样就这么搞啊

说差分等长的各位，我这个图不是差分等长吗？

辣条 · 发表于 2019-9-4 09:58:42

kickdown 发表于 2019-9-4 09:33
一楼那个我大概猜明白了，因为不一定PCB布线的时候不一定从电阻的哪一端进线，所以测量电压的也不适合从 ...

shunt本身，应该具备一个明确的、准确的阻值
焊在板子上，shunt引脚与焊盘还隔着锡，而且焊接时候shunt与焊盘相对位置、shunt离板间距（焊剂悬浮）、未必都做到100%一致，造成差异，对几mR级shunt来说，足以造成可观的采样误差
7楼的焊盘，可以理解为上下面积大的用来走电流，和shunt直接接触，中间两个窄的也是直接和shunt引脚接触，可以理解为功率和信号“分离”，采样直接采shunt引脚，由于电阻阻值准确固定，采来的信号质量会提升，而PCB焊盘和焊锡阻值都是模糊的、带有一定变化量的，所以拆开更好
1楼本质上还是依靠功率焊盘来采样，就会引入焊盘和焊锡阻抗
个人理解，以上

lsfsxfljj · 发表于 2019-9-4 10:12:04

kickdown 发表于 2019-9-4 09:53
说差分等长的各位，我这个图不是差分等长吗？

等长只是理论上的，电流采样实际要求并没有那么严格。

mainbp · 发表于 2019-9-4 10:54:55

分析这个需要给些前提，1:如果每个板子都去采样校准，那就随便画了。2如果不是每个板子都校准，依靠电阻精度保持近似的一致性，那就要想办法直接从电阻两端采样，明显7楼的更合理。以上是我个人的理解。

kickdown · 发表于 2019-9-4 12:12:25

本帖最后由 kickdown 于 2019-9-4 12:19 编辑

mainbp 发表于 2019-9-4 10:54
分析这个需要给些前提，1:如果每个板子都去采样校准，那就随便画了。2如果不是每个板子都校准，依靠电阻精 ...

我有点不同看法哦
如果每个板子只做采样校准，也不是随便画了，否则从电流流动延长方向引出的话，铜皮温度校准也得加上吧？（当然，铜皮温度采样也有点麻烦）即使不考虑采样电阻温度系数，PCB铜皮走线的温度系数也不小吧

kickdown · 发表于 2019-9-4 12:29:40

辣条发表于 2019-9-4 09:58
shunt本身，应该具备一个明确的、准确的阻值
焊在板子上，shunt引脚与焊盘还隔着锡，而且焊接时候shunt与 ...

感谢解答，明白了！
搭车请教两个问题：
1、一般电流采样时，最大电流有一定短暂持续时间时（比如200~500ms）和较长时间稳定工作时，采样电阻的额定功率，一般要比这两种工况的发热功率高大概多少？也就是短时功率余量和长期功率余量的取值
2、假如一个电流采样电阻，功率不能满足要求，需要使用多个时，考虑到焊锡电阻、焊盘电阻、焊盘铜皮辅助散热设计等多方面因素，这些采样电阻，适合并联使用还是串联使用呢？（电阻个数和最后串并联组合后的阻值功率都相等的前提下，比如两个0.02并联好，还是两个0.005串联好）

kickdown · 发表于 2019-9-4 12:33:42

另外提醒各位，电流采样尽量使用低阻值专用的合金电阻，通常合金电阻的温度系数在50ppm左右，而普通厚膜的低阻值电阻，可能会达到1000ppm以上！

20061002838 · 发表于 2019-9-4 16:50:20

hanbing333444 · 发表于 2019-9-4 16:51:32

这个讲的很清楚

kickdown · 发表于 2019-9-4 17:20:10

20061002838 发表于 2019-9-4 16:50

效果最好的D模式，似乎和7楼的方案也不太一样哦。7楼是引脚底部一个中间有阻焊的焊盘，您这个D是两个焊盘的模式

20061002838 · 发表于 2019-9-4 18:17:11

kickdown 发表于 2019-9-4 17:20
效果最好的D模式，似乎和7楼的方案也不太一样哦。7楼是引脚底部一个中间有阻焊的焊盘，您这个D是两个焊盘 ...

你大概是没看文档的结论部分
D方案，生产时不容易控制，电阻贴歪一点会有比较大的影响

kickdown · 发表于 2019-9-5 08:24:32

20061002838 发表于 2019-9-4 18:17
你大概是没看文档的结论部分
D方案，生产时不容易控制，电阻贴歪一点会有比较大的影响 ...

刚在单位下载完，就下班了。回家登录不了论坛，还没看pdf呢

kickdown · 发表于 2019-9-5 08:49:07

本帖最后由 kickdown 于 2019-9-5 09:58 编辑

20061002838 发表于 2019-9-4 18:17
你大概是没看文档的结论部分
D方案，生产时不容易控制，电阻贴歪一点会有比较大的影响 ...

看完了，也解开了我的一个疑惑：为何它测试时，普通封装的误差超过了20%，而我测量的误差似乎主要是隔离放大器后面的共模电压的不相等，差模还真没太多误差的原因
他用的是0.5mohm的电阻，而我用的是20mohm的，他的焊料电阻达到了0.144mohm，假设我的和他相同，焊料电阻只占我比例的0.144/20=0.72%，并不是非常显著（我的设计不是计量仪器，精度要求不太高，大概趋势满足即可）

zhbc · 发表于 2019-9-5 08:52:59

mark. 好好学习

dengxiaofeng · 发表于 2019-9-5 09:15:34

你按照你的想法画一次再按照这个画一次就知道区别了

lyping1987 · 发表于 2019-9-5 09:42:23

搭车问一下，，类似这种用什么运费去放大这个差分信号呢？AD620?太贵了，OP07？

kickdown · 发表于 2019-9-5 09:55:46

出现了一个操作问题。按照ADI推荐的封装，我建立了库文件，为了省事，不至于每个采样电阻都需要把旁边布局都画一遍，把封装库直接做成示例那样了，结果现在出了一个问题：导入PCB以后报错，校验发现，我把6个焊盘短路在一起那一块铜皮，显示短路故障。这咋处理呢，难道PCB上每个检流电阻全都要重新画一遍这种布线吗？

kickdown · 发表于 2019-9-5 09:57:45

dengxiaofeng 发表于 2019-9-5 09:15
你按照你的想法画一次再按照这个画一次就知道区别了

按照我的想法，现在测出来的误差，更多是隔离放大器AMC1200的误差……
这也是我提问的原因

kickdown · 发表于 2019-9-5 09:59:59

lyping1987 发表于 2019-9-5 09:42
搭车问一下，，类似这种用什么运费去放大这个差分信号呢？AD620?太贵了，OP07？ ...

TP199，你值得拥有。不过3PEAK的稳定性和一致性，目前我还是信不过

fhqiplj · 发表于 2019-9-5 10:29:24

30楼见过，这种和7楼的方法有什么差别？
如果按照29楼的说法，30楼的差异会很大的

wx85105157 · 发表于 2019-9-5 11:53:06

20061002838 发表于 2019-9-4 16:50

学习了多谢分享。

ahlj · 发表于 2019-9-5 12:01:15

更多的是电阻厂商的电阻精度不能满足就要求差分走线。每家电阻差异和测试差异很大。

kickdown · 发表于 2019-9-5 12:15:32

本帖最后由 kickdown 于 2019-9-5 12:16 编辑

fhqiplj 发表于 2019-9-5 10:29
30楼见过，这种和7楼的方法有什么差别？
如果按照29楼的说法，30楼的差异会很大的
...

不会的，30楼那是专用分流器，设计时已经在布局上考虑测量的是哪一段的压降了。也就是说，并不是从弓型的两个电流焊盘处计算阻值为标称值，而是按照电压测试分界点才开始计算的

llssr · 发表于 2019-9-5 12:47:43

20061002838 发表于 2019-9-4 16:50

用的时候电流走线不可能是完全如图所示进出，也会和电阻垂直走线，这样打个孔电流就不够了

475627406 · 发表于 2019-9-5 12:53:17

20061002838 发表于 2019-9-4 16:50

没人发现这文档图6和图7不一至么。图7不是单独焊盘，应该是搞图错了

lyping1987 · 发表于 2019-9-5 14:09:26

kickdown 发表于 2019-9-5 09:59
TP199，你值得拥有。不过3PEAK的稳定性和一致性，目前我还是信不过

是已经发现问题了？还是持保守态度？

pro2013 · 发表于 2019-9-5 21:47:42

peter_zhang 发表于 2019-9-3 20:40
不就是差分等长么？

非也

kickdown · 发表于 2019-9-6 08:34:02

lyping1987 发表于 2019-9-5 14:09
是已经发现问题了？还是持保守态度？

是他家其他产品我用着有问题，浪涌之类过不了，至于TP199还没试过

peter_zhang · 发表于 2019-9-6 09:11:50

学习了，一直没注意这个问题。

kickdown · 发表于 2019-9-6 11:16:08

其实啊，纯粹50/60Hz，用这种东西就行了，温升小，有些电压高的场合也不用隔离电源和隔离放大器。采样电阻主要还是用在直流，变频等场合

llssr · 发表于 2019-9-6 12:50:02

lyping1987 发表于 2019-9-5 14:09
是已经发现问题了？还是持保守态度？

他家的LM321 用了500多，坏了80多，板子打个高压就坏，换TI和UTC就没事

rifjft · 发表于 2019-9-6 16:42:31

llssr 发表于 2019-9-6 12:50
他家的LM321 用了500多，坏了80多，板子打个高压就坏，换TI和UTC就没事

UTC家的通用器件，很多时候都是首选。虽然价格也不低，但是假货少呀，目前还没碰到冒牌UTC的器件

像TI、ST、NXP、ON这些大厂的通用料，国内客串货实在太多了。如果不能确定来料是否原装正品，还是考虑UTC的比较保险

RAMILE · 发表于 2019-9-7 10:28:43

加大检流电阻才能增加精度，但是电阻大一点点，发热就受不了了，只能用白铜丝

kickdown · 发表于 2019-9-7 10:58:35

rifjft 发表于 2019-9-6 16:42
UTC家的通用器件，很多时候都是首选。虽然价格也不低，但是假货少呀，目前还没碰到冒牌UTC的器件

像TI、 ...

UTC的价格比TI便宜，我一直以为它也是杂牌呢

kickdown · 发表于 2019-9-7 10:59:17

llssr 发表于 2019-9-6 12:50
他家的LM321 用了500多，坏了80多，板子打个高压就坏，换TI和UTC就没事

正好请教您，您是怎么打高压的呢？
我不是标准的ESD或者浪涌测试，而是若干个几百k的电阻串联，到最后一个分压后，接入运放的输入端。然后高压侧有一个8kV的工频点火变压器启动几秒钟，前级还有一个600V的GDT放电管，后面N个几百k的电阻，按照电阻分压原理算下来，也不会超过运放电源电压多大。结果，3PEAK的TP09挂了，换一个挂一个。换成安森美的LM258，变压器点火上千次，毛事都没有。

kickdown · 发表于 2019-9-7 11:32:05

RAMILE 发表于 2019-9-7 10:28
加大检流电阻才能增加精度，但是电阻大一点点，发热就受不了了，只能用白铜丝 ...

昨天和AVAGO的代理交流，他说原来隔离采样的用HCPL7800之类，原边200mV，现在新出来的为了更好选择采样电阻，降低了，这样更好选择采样电阻了。

bbbbbv · 发表于 2019-9-7 17:38:13

受教了。

zzjjhh250 · 发表于 2019-9-7 20:19:39

lyping1987 发表于 2019-9-5 14:09
是已经发现问题了？还是持保守态度？

这个还行但是没有大批量用过
直接替代INA210

weif40423p · 发表于 2019-9-8 01:29:00

MARK 电流采样低阻值封装

newlife2lyf · 发表于 2019-9-15 11:46:25

MARK 电流采样低阻值封装

kickdown · 发表于 2019-9-15 11:59:39

低电压50mV量程的型号，ACPL-C799

hugohehuan · 发表于 2019-9-15 12:38:53

layout的时候按照图示引线就行
没必要画到封装上

hugohehuan · 发表于 2019-9-15 12:43:26

20061002838 发表于 2019-9-4 16:50

其实这个没有覆盖到1楼的那种方式

kickdown · 发表于 2019-9-15 14:26:22

hugohehuan 发表于 2019-9-15 12:38
layout的时候按照图示引线就行
没必要画到封装上

采样路数少还好说，多了的话，每个电阻都需要画一遍，挺无聊的

hugohehuan · 发表于 2019-9-15 21:40:36

kickdown 发表于 2019-9-15 14:26
采样路数少还好说，多了的话，每个电阻都需要画一遍，挺无聊的

网络设置成差分，一拉就好

kickdown · 发表于 2019-9-16 08:22:18

hugohehuan 发表于 2019-9-15 21:40
网络设置成差分，一拉就好

设置成差分？那画出来的不只是等长的吗？引脚部位覆铜也能默认生成？

hugohehuan · 发表于 2019-9-16 23:20:58

kickdown 发表于 2019-9-16 08:22
设置成差分？那画出来的不只是等长的吗？引脚部位覆铜也能默认生成？

你自己试试不就知道了……
真怀疑你画没画过板子……

kickdown · 发表于 2019-9-17 08:08:44

hugohehuan 发表于 2019-9-16 23:20
你自己试试不就知道了……
真怀疑你画没画过板子……

画过没100也有80了，只是从来没画过差分线，因为最高只用过150M的处理器，并口又从来不外扩……

hugohehuan · 发表于 2019-9-18 01:26:14

kickdown 发表于 2019-9-17 08:08
画过没100也有80了，只是从来没画过差分线，因为最高只用过150M的处理器，并口又从来不外扩…… ...

只要有抗共模噪声需求的地方都要差分的，跟速度没关系
你是不是电源也没怎么做过……

kickdown · 发表于 2019-9-18 08:28:59

hugohehuan 发表于 2019-9-18 01:26
只要有抗共模噪声需求的地方都要差分的，跟速度没关系
你是不是电源也没怎么做过…… ...

只做过MT2492/MT3608之类Buck/Boost的
220V开关电压输入需要走差分线？很多时候看到的都是单面板，也没走差分啊

hugohehuan · 发表于 2019-9-18 22:12:25

kickdown 发表于 2019-9-18 08:28
只做过MT2492/MT3608之类Buck/Boost的
220V开关电压输入需要走差分线？很多时候看到的都是单面板，也没走 ...

看来你还是没做过太深入，做的时间也不长。
电流、电压采样，MOS驱动信号，差分应用多得是

kickdown · 发表于 2019-9-19 08:00:57

hugohehuan 发表于 2019-9-18 22:12
看来你还是没做过太深入，做的时间也不长。
电流、电压采样，MOS驱动信号，差分应用多得是 ...

可能是频率低吧，要求精度能达到1%也就够了，做过电除尘上DC72kV电压采样，变频器上AC2800A/50Hz电流采样，3300V/1500A的IGBT驱动信号（800~1700Hz开关频率）。这些都没严格按照差分布线原则布线，顶多是绘制的时候注意了一下环路面积，内部不要有其他元件之类吧。

hugohehuan · 发表于 2019-9-21 01:28:40

kickdown 发表于 2019-9-19 08:00
可能是频率低吧，要求精度能达到1%也就够了，做过电除尘上DC72kV电压采样，变频器上AC2800A/50Hz电流采样 ...

运气不错

Maurice · 发表于 2019-12-9 11:41:52

采样电阻的正确用法，收藏

szxszx · 发表于 2019-12-9 12:47:50

学习了，支持资料共享

dxb0391 · 发表于 2019-12-9 13:05:42

Kelvin connection! 参考： http://calibratorsinc.com/images/applications.pdf

电流采样低阻值封装为何画成这个样子呢？

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源