|
/* 请看一下这段问题verilong HDL语言应怎么改
提示 hhh <= 0;
hhh <= hhh + cin;
这两行object "hhh" on left-hand side of assignment must have a variable data type
刚开始学verilong HDL语言,还没开窍,请指导
附加问一下,计数器清零应怎么办?我的程序行吗?
*/
module CPLD(cs1,in,out,ck_out,load,hhh,cin);
input in;
output out,ck_out,cs1; assign out =!in;
output[9:0] hhh; //
input load,cin;
assign ck_out = in;
assign cs1 = in;
always @(posedge in)
begin
if(load)
hhh <= 0;
else
hhh <= hhh + cin;
end
endmodule
|
阿莫论坛20周年了!感谢大家的支持与爱护!!
你熬了10碗粥,别人一桶水倒进去,淘走90碗,剩下10碗给你,你看似没亏,其实你那10碗已经没有之前的裹腹了,人家的一桶水换90碗,继续卖。说白了,通货膨胀就是,你的钱是挣来的,他的钱是印来的,掺和在一起,你的钱就贬值了。
|