大家 做 时序仿真吗 ？

atom100

大家 做 时序仿真吗 ？
altera下，好像一般的流程都是先 做 功能仿真，仿真完成后，使用timequest进行时序 检查；
但我看到xilinx的 说明里，有要求做 时序仿真的 ？xilinx有没有类似于 timequest 的 软件 ？
另外，在xilinx下 大家如何控制时序的 ？

wiser803

fpga仿真要进行三个流程，即综合前仿真、综合后仿真和布局布线仿真。每个流程都要对时序进行测试和查错，只是检查重点各不相同，在前一个仿真正确的基础上才进行后一个仿真的，直至全部正确才进入下载阶段。
至于仿真激励文件，可以用文本编辑器直接编写文本文件，也可以用图形编辑器直观编制波形来形成激励文件。对于复杂输入波形，应该还是图形编辑器效率比较高。

yutianyiren

xilinx下也要做的，要自己写个testbench文件，里面加上你需要的激励和输出就行了

linjpxt

Modelsim, 然后自己写脚本，xilinx 有那个 xxx.udo

gxh470873852

xilinx公司很棒的，简单的程序系统会自动帮你优化好，根本不需要做时序仿真，功能仿真通过即可

dr2001

没用过Altera的工具链。

Xilinx的逻辑是功能仿真（综合前，综合后），然后用户给出对应的约束（时钟相关的，其它约束），综合结果会包含相应的时序报告。如果愿意，可以输出带布线延迟信息的网表再去布线后仿真。

你所说的时序检查应该是Xilinx工具链的布线后静态时序分析，这个是布局布线器内置的功能，没有单独的软件了。
反标时序的仿真一般需要很好的，带有延迟信息的激励，很多人没时间搞。。。这个一般要放Modelsim里跑。

lyl520719

FPGA,是否仿真看要求。