DDR布线中DQ,DQM,DQS长度的容差问题

stdio

最近在布线，一直考虑DDR的问题。

网上有一篇文章，《DDR内存布线指导》，讲DDR布线的问题。
http://wenku.baidu.com/link?url= ... ZX50Fxq4RjoA29E1XV7

最后一页上有一句话：“同组内DQ与DQM以DQS为基准等长，误差±5mil”

这里有一个问题：DQ,DQM,DQS的容差“±5mil”，是根据什么计算出来的？
按理说，DDR2-400和DDR2-800的长度容差应该有差别的吧？

请教熟悉DDR布线的同学讨论一下～～

throg

看你的DDR跑的速度，不是很高要求的可以放宽，2440 2416 6410 210我都试过，没等长也没关系，风险比较大。真不做等长的话，CPU和DDR距离得较近，减少绕线。保证完整的地平面和电源层。不过还是不建议这样做，因为你没有确定的把握，一旦调试有些许问题，就会在这上面纠结，以至于你无法完成整个项目都是有可能的。

stdio

最近这段时间刚好布了一个两片的DDR2，有一点亲身体会。在绕等长的时候，DATA组内（DATA[8],DQS+,DQS-,DQM)，如果绕线空间充足，实际上可以绕到精确等长的。
倒是控制组、地址组，以及各数据组 的组间，线长要精确等长是要费手脚，还好布线规范对组间等长的要求比较宽松。

这么久的帖子了，谢谢楼上回复！！

lijieming

楼主你好 请问你有 PHY芯片  88e1512的Data Sheet吗？搜到了你以前的帖子但是现在打不开了，谢谢。