搜索
bottom↓
回复: 3

初入FBGA,请教一些SignalTag ii 仿真的问题

[复制链接]

出0入0汤圆

发表于 2015-1-1 10:57:16 | 显示全部楼层 |阅读模式
程序的功能是:
按下key_up 按键,使state +1;其中rst是复位。

此程序下载到板上测试是正常的 。问题是:仿真开始时,开始按下key_up按键,rst信号不知道为什么会出现脉冲,本应该是稳定的电平才对。
本人初入FBGA苦思不知其因。

key_up按键的下降沿作为触发。







程序:
module led_run(rst,mclk,key_up,key_down,key_set,led, seg_led,seg_sel);
input mclk;
input key_up,key_set,key_down;
input rst;

output [6:0]seg_led;
output [3:0]seg_sel;
output [3:0] led;



reg [3:0] led;
reg [3:0] state;
reg [2:0] stateb;


wire clkb;

reg  [6:0]seg_led; //数码管的段信号
reg [3:0]seg_sel; //数码管的选通信号,共4个数码管
reg [4:0] countb; //数码管显示的频率分频

reg[18:0]key_count;
reg keyup_r,keydown_r,keyset_r;
reg keyup,keydown,keyset;




initial
begin
led<=4'b0001;
seg_led<=7'b0001000;
seg_sel<=4'b1111 ;
key_count<=15'd0;
countb<=4'd0;
state<=4'd0;
stateb<=2'd0;
end

//10MS ,采样一次按键
always @ (posedge mclk or negedge rst)
begin
if(!rst)
                begin
                        keyup<=1'b1;
                        keydown<=1'b1;
                        keyset<=1'b1;
                end
else
                begin
  if(key_count==19'd500000)//约10MS
      begin

                        keyup<=key_up;
                        keydown<=key_down;
                        keyset<=key_set;
                        end
                        end
                end  
//每个时钟采样一次
always @ (posedge  mclk or negedge rst)
begin
if(!rst)
begin
keyup_r<=1'b1;
keydown_r<=1'b1;
keyset_r<=1'b1;
end
else
begin
keyup_r<=keyup;
keydown_r<=keydown;
keyset_r<=keyset;
end
end


wire keyup_flag,keydown_flag,keyset_flag;
assign keyup_flag = keyup_r  & ( ~keyup );
assign  keydown_flag = keydown_r  & ( ~keydown );
assign  keyset_flag = keyset_r  & ( ~keyset );

always @ (posedge  mclk or negedge rst)    //时钟产生
begin
if(!rst)
key_count<=19'd0;
else
begin

if(key_count==19'd500000)
        key_count<=19'd0;
else
key_count<=key_count+1'd1;
end
end



always @ (posedge  mclk or negedge rst)  //按键+ -操作
begin
if(!rst)
countb <=5'd0;
else
countb=countb+5'd1;
end

assign clkb=countb[4];

always @(posedge mclk or negedge rst)
begin
  if(!rst)
    begin
      state <=0;
    end
else
          begin
        if(keyup_flag)
         begin
          if(state==4'd9)state=4'd1;
          else
             state=state+4'd1;                  
          end
        if(keydown_flag)
         begin
          if(state==4'd0)state=4'd9;
          else
             state=state-4'd1;                  
          end          
          end
end          
          
          
       




always@ (posedge clkb or negedge rst) //数码管扫描
begin
if(!rst)
        begin
        led<=4'b1111;
        seg_led<=7'b0001000;
        seg_sel<=4'b1111 ;
        stateb<=2'd0;
        end
else
begin
          
        //if(keydown_ctr )
        // begin
        //  if(state==9)state=4'd1;
         // else
          //   state=state+4'd1;
         // end       
       

       
        case(stateb)     
        2'd0:        begin  seg_sel<=4'b0111 ;stateb<=2'd1;end //0
        2'd1:        begin  seg_sel<=4'b1011 ;stateb<=2'd2;end //1
        2'd2:        begin  seg_sel<=4'b1101 ;stateb<=2'd3;end //2
        2'd3:        begin  seg_sel<=4'b1110 ;stateb<=2'd0;end //3
        endcase
        case(state)     // E:B7  D:B6  C:B5   G:B4   F:B3   B:B2  A:B1
        4'd0:        begin led<=4'b0001;seg_led<=7'b0001000;end //state<=4'd1;end //0
        4'd1:        begin led<=4'b0010;seg_led<=7'b1101101;end //state<=4'd2;end //1
        4'd2:        begin led<=4'b0100;seg_led<=7'b0010100;end //state<=4'd3;end //2
        4'd3:        begin led<=4'b1000;seg_led<=7'b1000100;end //state<=4'd4;end //3
        4'd4:        begin led<=4'b0100;seg_led<=7'b1100001;end //state<=4'd5;end //4
        4'd5:        begin led<=4'b0010;seg_led<=7'b1000010;end //state<=4'd6;end //5
        4'd6:        begin led<=4'b0111;seg_led<=7'b0000010;end //state<=4'd7;end //6
        4'd7:        begin led<=4'b1011;seg_led<=7'b1101100;end //state<=4'd8;end //7
        4'd8:        begin led<=4'b1101;seg_led<=7'b0000000;end //state<=4'd9;end //8
        4'd9:        begin led<=4'b1110;seg_led<=7'b1000000;end //state<=4'd0;end //9

        endcase
        end       
end
endmodule


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

阿莫论坛20周年了!感谢大家的支持与爱护!!

知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)

出0入0汤圆

发表于 2015-1-1 11:16:16 | 显示全部楼层
FBGA

出0入0汤圆

 楼主| 发表于 2015-1-1 11:25:32 | 显示全部楼层

哈哈,新手到名字都搞错,呵呵,不好意思哈!

出0入442汤圆

发表于 2015-1-2 08:56:18 来自手机 | 显示全部楼层
按键消抖,自己查吧。
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片。注意:要连续压缩2次才能满足要求!!】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-7-24 01:20

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表