|
|
本帖最后由 atom100 于 2014-9-21 16:33 编辑
请教，多个输入端口共享一个存储器，如何处理好 ？
module input_port(
input clk,
input rst_n,
input [7:0] port1_data,
input [15:0]port1_addr,
input [7:0] port2_data,
input [15:0]port2_addr,
input [7:0] port3_data,
input [15:0]port3_addr
output [7:0] ram_data,
output [15:0]ram_addr,
)
三个端口共享一个 ram存储器，用下面的方法是否可行 ？
always @(poseedge clk or negedge rst_n)
if(条件1)
begin
ram_data <= port1_data;
ram_add r<= port1_addr;
end
else if(条件2)
begin
ram_data <= port2_data;
ram_add r<= port2_addr;
end
else if(条件3)
begin
ram_data <= port3_data;
ram_add r<= port3_addr;
end
像上面这样处理 是否好用 ？？
|
阿莫论坛20周年了！感谢大家的支持与爱护！！
知道什么是神吗？其实神本来也是人，只不过神做了人做不到的事情 所以才成了神。 （头文字D, 杜汶泽）
|
发表于 2014-9-20 21:09:06
楼主
