搜索
bottom↓
回复: 12

咨询quartus ii (13.1)中,在QSYS调用DDR3的步骤,详细的参数配置

[复制链接]

出0入0汤圆

发表于 2014-7-17 15:56:58 | 显示全部楼层 |阅读模式

目前Altera给出了 带有arm核的FPGA,我目前正在调试相关的板子,有一些疑问,希望大家给予指导一下哦!

我用的Q2版本是13.1,由于现在做片上系统都开始使用QSYS了,正好ALTEA也发布了它的基于ARM核的FPGA,在QSYS中的Library中,有一个memories and memory controllers,下面有一个external memori interfaces,下拉菜单中有一个DDR3 interface,我想在FPGA里面生成一个DDR3的控制器,由于sopc builder的设置界面和qsys有一些相似之处,界面上的配置参数也有一些相通的地方,所以我目前是通过在网上查找sopc builder中添加DDR2控制器的教程来参照学习,但是发现还有很多不一样的地方,所以我想问一下大家:


(1)在QSYS中添加一个DDR3 控制器的方法,可以有详细一点的步骤吗?(这个不是在HPS arm核中调用DDR控制器,是在FPGA这边产生一个DDR3控制器哦)
(2)这个DDR3 SDRAM Controller with ALTMEMPHY 和DDR3 SDRAM Controller with UniPHY有什么不一样的地方,具体的配置是怎么样的?
找了好久了,还是没有找到例程,例子,所以来问问大家,希望大家给一点指点哦!

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

阿莫论坛20周年了!感谢大家的支持与爱护!!

知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)

出0入0汤圆

发表于 2014-7-17 16:19:27 | 显示全部楼层
ddr3我没有用过,不过qsys我用过,大致就是先生成一个IP然后添加到工程里面,然后把相应的连线连起来,跟SOPC挺像的。第二个问题我还真没法回答你,我不知道

出0入0汤圆

 楼主| 发表于 2014-7-17 17:19:30 | 显示全部楼层
cxhy 发表于 2014-7-17 16:19
ddr3我没有用过,不过qsys我用过,大致就是先生成一个IP然后添加到工程里面,然后把相应的连线连起来,跟SO ...

谢谢你及时回复我的问题,DDR3配置界面的参数录入我不知道怎么搞,其他的东西都已经掌握,网上也没有找到类似的资料,只有SOPC,关于DDR2配置的,还需要在QUARTUS中的Magawizar中订制,QSYS不用,你最近在做哪一个方面的,可以交流一下吗?

出0入0汤圆

发表于 2014-7-17 17:36:55 | 显示全部楼层
shafei 发表于 2014-7-17 17:19
谢谢你及时回复我的问题,DDR3配置界面的参数录入我不知道怎么搞,其他的东西都已经掌握,网上也没有找到 ...

我想如果想操作一个DDR,很可能生成的模块会有接口留给用户控制。只有具体的配置方法altera网站上我想应该会有详细的解释。我去年的时候用是用这个做了一个无线传输的模块。只是例化了一些很简单的模块。DDR的模块怎么操作我不清楚,不敢乱说啊。最近再做一个关于RS232的小项目。

出0入0汤圆

 楼主| 发表于 2014-7-17 19:03:30 | 显示全部楼层
cxhy 发表于 2014-7-17 17:36
我想如果想操作一个DDR,很可能生成的模块会有接口留给用户控制。只有具体的配置方法altera网站上我想应 ...

恩,我根据你的描述,找到了相关的文档,就是教你一步步设置的那种,但是具体的参数怎么选,我又下载了美光的DDR3对应型号的datasheet,其实还有有一些勾选的选择,我也不知道该怎么使用,很头疼,
又怕选错了,导致器件不工作,调试失败。

出0入0汤圆

发表于 2014-7-17 20:04:49 | 显示全部楼层
楼主用的那块板子啊,我也玩过一段时间,可以交流一下

出0入0汤圆

 楼主| 发表于 2014-7-18 09:03:44 | 显示全部楼层
gnocy 发表于 2014-7-17 20:04
楼主用的那块板子啊,我也玩过一段时间,可以交流一下

CYCLONE V,soc HPS是双核的,那个,

出0入0汤圆

发表于 2014-7-18 09:49:26 | 显示全部楼层
最近也在做这个,不过没用cyclone v,用的是xilinx Spartan-6

出0入0汤圆

发表于 2014-7-18 13:39:40 | 显示全部楼层
shafei 发表于 2014-7-18 09:03
CYCLONE V,soc HPS是双核的,那个,

谁家的开发板啊,友晶的吗?

出0入0汤圆

 楼主| 发表于 2014-7-20 14:53:56 | 显示全部楼层
gnocy 发表于 2014-7-18 13:39
谁家的开发板啊,友晶的吗?

怎么了,可以一起讨论哦

出0入0汤圆

发表于 2014-7-20 15:56:53 | 显示全部楼层
新的设计用DDR3 SDRAM Controller with UniPHY就可以了.
内存的参数,可以先找一下内置的参数模板,然后改改行列地址等参数即可

出0入0汤圆

 楼主| 发表于 2014-7-21 14:20:52 | 显示全部楼层
putty 发表于 2014-7-20 15:56
新的设计用DDR3 SDRAM Controller with UniPHY就可以了.
内存的参数,可以先找一下内置的参数模板,然后改改 ...

你好,请问你说的内置的参数模板,具体在哪个位置呀?
还有一个问题,我发现我用quartus ii13.1 调用FIFO,仿真不成功,产生PLL,也产生不了文件。不知道是什么原因

出0入0汤圆

发表于 2014-8-3 16:25:08 | 显示全部楼层
本帖最后由 qt11 于 2014-8-3 16:31 编辑

alterawiki上有很多基于niosii+ddr3_uniphy_controller的例程,altera已经彻底淘汰了altmem控制器。别在研究那个了。
关于ddr3 chip的参数需要研究相应ddr3 chip的datasheet(厂商那里有)自己画板子还要考虑板级参数比如skew,不过既然你用了altera原厂的开发板,例程应该都有。
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片。注意:要连续压缩2次才能满足要求!!】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-7-24 03:18

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表