FPGA CYCLONE 與 DDR2的怪異現象

whatdavid · 发表于 2014-7-1 10:30:58

目前設計了兩片CYCLONE + DDR2 兩片(32bit)的主板一片使用8層板設計一片是用 6層板設計兩片都遵循 DQ一層等長(6L 等長 1000mil) CLK差分線等長(總長約1580mil 差分電阻到引腳差異<100mil) 控制線等長(1700mil) 會標記6層板的主要原因是兩塊設計的方式大同小異但是8層板兩顆DDR2可以一起跑 6層板的兩顆卻無法初始化成功但是最詭異的問題是 6層板的跑單顆都沒問題(就是16bit跑單顆測試各別測試都可以正常讀寫) 請問有經驗的前輩可以說明看看可能是那邊的問題嗎謝謝~~

avic · 发表于 2014-7-2 14:10:33

那估计是电路设计上还是有些问题，DDR2的布线还是有些复杂

wye11083 · 发表于 2014-7-1 23:25:56

whatdavid 发表于 2014-7-1 15:50
你好 avic 我電路板一共做了三片狀況都一樣而且每電路板上的兩片DDR2個別單獨跑16BIT都是可以動的~~
...

1 查供电
2 查供电
3 查供电
4 查时序
5 换FPGA，用XILINX的。

whatdavid · 发表于 2014-7-1 15:50:36

你好 avic 我電路板一共做了三片狀況都一樣而且每電路板上的兩片DDR2個別單獨跑16BIT都是可以動的~~

avic · 发表于 2014-7-1 15:25:55

是不是焊接问题，或者DDR2芯片问题

FPGA CYCLONE 與 DDR2的怪異現象

阿莫论坛20周年了！感谢大家的支持与爱护！！