verilog中的缩位运算符|是不是很占逻辑资源？

zxq6

如题，有个工程，
定义了如下变量：
reg [47:0]   index;
然后代码里面有如下比较判断

if(|index) begin
...
end


这种情况下，编译结果是LE使用了4648，
而将判断条件里面的内容稍微改动一下，如下：

if(index>0) begin
...
end

编译结果居然只需要使用LE：4527，差值达到了

4648-4527=121个，很吓人啊。

请各位大虾科普一下这个问题，谢谢！

wye11083

综合器综合结果不同吧。改下约束条件，可能会发生变化。FPGA延时差不多，3级逻辑。XILINX自带的XST没有见过类似情况。

huabutterfly

等待高手解惑

wangjun403

|index   意思好像是index[0]|index[1]……index[47]
index>0   只要判断某些bit的值就可以了
差距显而易见

另外，你改变了if的条件，其他地方也可能会有改变的，不单单是这一个地方

zxq6

wangjun403 发表于 2014-6-13 17:39
|index   意思好像是index[0]|index[1]……index[47]
index>0   只要判断某些bit的值就可以了
差距显而易见 ...

恩，明白了，谢谢！