如何配置FPGA的引脚电平

user_ourdev · 发表于 2014-5-13 16:04:59

FPGA用的是ALTERA的EP3C5E144，现需要FPGA与1.8V电平的SPI信号通信，BANK1的VCCIO接1.8V，SPI口选用BANK1的IO，其他IO都没有用，其他BANK用的都是3.3V，系统启动后发现1.8V被拉高到2V左右，这是为什么呢？需要在程序里设置什么吗？注：SPI工作在3.3V标准下时程序没有问题。怀疑是程序里缺少某些设置，我在quartus II里的pin planner里的I/O standard设置1.8V，压根就编译不过去

另还用了一个CPLD芯片EMP240做电平转换，也遇到了这个问题，1.8V被拉高，不过目前CPLD没有程序，原理图参考友善之臂的TINY4412，谢谢大家~

gliet_su · 发表于 2014-5-13 20:57:38

pin planner里的I/O standard设置1.8V，压根就编译不过去。不会是芯片该BANK不支持1.8V吧

user_ourdev · 发表于 2014-5-14 08:16:15

gliet_su 发表于 2014-5-13 20:57
pin planner里的I/O standard设置1.8V，压根就编译不过去。不会是芯片该BANK不支持1.8V吧 ...

可以肯定是支持的

user_ourdev · 发表于 2014-5-14 08:18:20

编译不过去的原因找到了，是BANK 1里含有与配置芯片EPCS4相连的管脚，quartus ii里默认强制关联普通IO和配置引脚了，去掉就能编译过去，但1.8V依然被拉高

如何配置FPGA的引脚电平

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！