|
本帖最后由 xmu234 于 2014-4-15 22:49 编辑
今天调程序时发现FPGA代码可以正常产生250KHZ频率的波形。
但缩小时间轴却出现如下了诡异的波形,为何出现低频(约0.6HZ)的波形?
请问,有知道,帮忙解答下,谢谢
附上FPGA源代码如下:
`define UD #1
module TEST
(
SYSCLK,
RST_B,
CCD_P1V
);
//==============================================================================
// Input and output deceleration
//==============================================================================
input SYSCLK; //系统全局时钟
input RST_B; //系统全局复位
output CCD_P1V;
//==============================================================================
// Wire and reg deceleration
//==============================================================================
wire SYSCLK;
wire RST_B;
wire CCD_P1V;
//==============================================================================
// Wire and reg in the module
//==============================================================================
reg [7:0] TIME_CNT; //模块中用到的计数器TIME_CNT
reg [7:0] TIME_CNT_N; //模块中用到的计数器TIME_CNT的下一个状态
//==============================================================================
// Logic
//==============================================================================
//--------------------------------TIME_CNT---------------------------------------
always @ (posedge SYSCLK or negedge RST_B)
begin
if(!RST_B)
TIME_CNT <= `UD 8'h0;
else
TIME_CNT <= `UD TIME_CNT_N;
end
// fc=0.25M---4000ns
// 4000ns---0~TIME_CNT_C
always @ (*)
begin
if(TIME_CNT == 8'd199)
TIME_CNT_N = 8'h0;
else
TIME_CNT_N = TIME_CNT + 8'h1;
end
//---------------------------------------------------------------------
assign CCD_P1V= TIME_CNT[7] ;
endmodule
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有帐号?注册
x
阿莫论坛20周年了!感谢大家的支持与爱护!!
曾经有一段真挚的爱情摆在我的面前,我没有珍惜,现在想起来,还好我没有珍惜……
|