|
发表于 2014-4-9 04:00:53
|
显示全部楼层
本帖最后由 xieyudi 于 2014-4-9 04:21 编辑
一般的CPU的状态寄存器应该不保存优先级.
关于xPSR可参考: http://infocenter.arm.com/help/i ... 37e/ch02s03s02.html
可以在发生中断后通过中断向量来查询NVIC里的IPRx来获得优先级.
可以参考ST的PM0056, 125页, NVIC下的IPRx.
When an interrupt occurs, the NVIC compares the priority of this interrupt to the current running priority level.
当前优先级被存储在xPSR的专用字段中。当一个异常发生时,硬件会自动比较该异常的优先级是否比当前的异常优先级更高。
原书强调是NVIC在比较优先级, 人家也没说xPSR, 所以理解起来没有问题. 这个翻译的狗屁不通不说, 还喜欢胡诌. 所以这种东西要么不看要么看原版. |
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有帐号?注册
x
|