|
![](static/image/common/ico_lz.png)
楼主 |
发表于 2014-2-6 12:34:19
|
显示全部楼层
主要是这样的分析:
100M时钟FPGA驱动 800*480*16bit TFT,tft时钟为25M, 刷新率为60hZ 这样TFT需要的带宽为800*480*2*60/1024/1024=44MB/s
100M SDRAM的读时序带宽按照最高来算,page模式大概为 200MB/s 除去读取的44MB/s带宽,剩下给写入SDRAM的带宽为 156MB/s,
主要是需要随机写入功能,这样,如果每个字节都用随机写入,这样的话一个字节需要 RCD+CL+RP+1=2+2+2+1=7个周期, 这样的话带宽就剩下 156/7=22MB/s,所以刷新速度剩下 30hZ这样的话勉强可以播放动画,当然实际上SDRAM带宽没有那么高,但是24hZ还是可以达到的,
现在的问题是实际上如果算上外部MCU发送给FPGA这里有1-2个同步采用锁存的周期浪费,一个字节写入折算下来怎么样也要10T了,所以就达不到播放动画的效果了,所以在一直想办法缩减这个同步采样所浪费的周期
另外如果随机写入的话,按10T来算的话,其实带宽为20MB/s,外部MCU如果速度比较快,比如有DMA FSMC这样的总线结构的话,势必传送速度>20MB/s,这样的话,如果一次性传送那么多800*480*2B数据的话,FPGA就来不及把数据写入SDRAm了,虽然说可以用fifo,但是势必这个FIFO也会满溢出的,没法保证外部MCU数据不丢失,
说了那么多,不知道你有没有理解我说的意思,,,,,我只是想实现一个比较性能高点的SDRAM的TFT控制器,至少可以播放动画达到24zhen的更新率, |
|