如何控制FPGA引脚内部上拉电阻的接通和断开？

skyxjh · 发表于 2014-1-19 22:29:20

FPGA引脚内部上拉电阻的接通和断开可以在Assignment Editor内添加：
To: 对应引脚信号，Assignment Name: Weak Pull-Up Resistor，Value: On/Off，Enable: Yes/No 。
这种方法只能固定设置引脚是否弱上拉，怎么在代码里用一个可变信号来控制引脚的上拉电阻是否接入呢？

alcohol · 发表于 2014-1-20 07:57:56

我也只会手工指定的，运行时怎么在线配置，还真不知道。

不过理论上说，是可以的，在上电配置时是有状态转换的，一定可以做到。期待高手回答，标记下。

yuyu87 · 发表于 2014-1-20 08:44:41

标记下，我也希望知道

skyxjh · 发表于 2014-1-20 20:59:24

顶起来，希望高手能看到，指点一下。

suming1189 · 发表于 2014-1-22 11:22:35

本帖最后由 suming1189 于 2014-1-22 11:26 编辑

在程序没有配置前是由HSWAPEN引脚配置的，0，代表使用上拉。(以XILINX为例)
程序加载后，对没有使用的引脚的上下拉，是在开发环境的配置界面设置的。

skyxjh · 发表于 2014-1-22 12:34:16

运行时怎么控制引脚内部上拉电阻的接入与断开？

skyxjh · 发表于 2014-2-8 12:39:37

顶起来，希望有大虾看到并解答。

xiangxiadage · 发表于 2014-2-8 13:44:09

还真不知道如何在线改
一般都是约束文件或者工程设置指定的。

skyxjh · 发表于 2014-3-15 15:25:15

这个问题还是没有答案！期待有高手指点一下！

如何控制FPGA引脚内部上拉电阻的接通和断开？

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源