求助，问一个IIC的从机的testbench的延时#不起作用的问题

daniellee1226

小弟初学FPGA，最近在研究IIC，在看特权同学的代码，在写从机的testbench文件的时候，有个地方延时不知道为什么没有效果？求助，大神，希望能给予回答。谢谢

repeat (8) begin    //将相应地址的值送出去给主机
            @ (posedge scl);
            sda_out = addr_data[7];
            #10 addr_data = addr_data << 1;
        end

这段代码是在一个task代码块中，然后在always中被调用。

这是最后主机读EEPROM数据的代码，此时addr_data=8’1001_1101。这个地方有个#10的延时，但是不论我将延时改为多大，仿真图形上都不会有延时。

1.图1是延时#10，画红圈的就是上升沿数据改变的地方。

2.图2，但是如果我把#10改为#10000，还是没有延时，图中我画了2个黄色的圈，而且用测量了一丁点延时都没有

请问这个是什么原因照成的啊，还是有什么语法我不知道的？在task中#延时无效吗？求大神，大家说说类似的问题也好。。。

daniellee1226

自己给自己顶贴，希望大神能出来帮帮我