inout端口，到底如何使用呢？

wangjun403

假设我有这样的一个module

1. module test
   
2. (
   
3.     ... ,
   
4.     data
   
5. );
   
6. inout   data ;
   
7. 
   
8. endmodule
   

复制代码

在本模块中怎么使用这个inout端口？

网上都是这样说的

1. inout data_inout;
   
2. input data_in;
   
3. reg data_reg;                         //data_inout的映象寄存器
   
4. reg link_enable;
   
5. assign data_inout=link_enable?data_reg:1’bz;    //link_enable控制三态门
   

复制代码

但如果这样的话，会多出一个input data_in端口，这是接受不了的

谁可以给个具体点的例子

另外，如果一个模块有两个inout端口（愿意就是让这两个inout端口直接互联）

1. module test
   
2. (
   
3.     ... ,
   
4.     data1,
   
5.     data2,
   
6. );
   
7. inout   data1 ;
   
8. inout   data2 ;
   
9. endmodule
   

复制代码

这又该怎么办呢

yinian

嗯，期待高手的解答

aammoo

没看明白撸主的问题。。。
input data_in; 用在哪了？

大傻师

同没看懂LZ的问题- -

zxq6

1. module multiCap2(
   
2.         a;
   
3.         );
   
4. inout a;
   
5. wire  a;
   
6. reg   a1;
   
7. reg   b;
   
8. reg   c;//input
   
9. assign a=(b==0)?a1:1‘bz;//output
   
10. c=a;
    
11. endmodule
    

复制代码

示例中的b，通常使用的是总线的读写信号，因此不会出现输入输出冲突。

对于后面的那两个io连接，设计有问题，通常不会采取这种设计方式。

老夫子

请看这里：http://www.diandesign.com/thread-1649-1-1.html

Fourier00

01.inout data_inout;

reg  data_in;

03.reg data_reg;                         //data_inout的映象寄存器

04.reg link_enable;

05.assign data_inout=link_enable?data_reg:1’bz;    //link_enable控制三态门

always@（posedge clk）
  data_in  <= data_inout