fpga 和 asic之间数据发送是ttl还是cmos电平

ritech

协议是spi的

fpga是ep4ce115的，asic是一款压缩芯片，现在我发送数据给asic ，用quartus pin planer ，默认2.5V default发送 ，感觉asic好像收到了没动静 ，是电平配置问题吗？

另外把fpga的 tx 拉出来到gpio ，能有波形吗？

McuPlayer

cmos电平，数字电路CMOS工艺是主流，ASIC大部分也是cmos工艺
领跑电平的兼容性，实验室条件下，扇出一两个信号，TTL和CMOS电平直接是兼容的

何为CMOS电平，何为TTL电平
CMOS电平在电压大约70%VDD的时候为高电平，低于30%VDD的时候为低电平，中间电平为不确定性
TTL电平，一般是大于2V为高电平，低于0.8V为低电平，VDD=3.3V 4.5V 5V的时候，这个阀值基本是不变的，因为是电流驱动，能否PN结导通决定是0还是1

tennokoe

看asic的数据手册

随风_98

quartus pin planer 可以选择3.3V的CMOS电平的啊

jr9910

认真查看ASIC的手册中电气参数的部分，确定VIL/VIL/VOL/VOH，然后对照电平的参数表找兼容的电平来设置。可以看看ASIC的电源供电电压是多少，再结合前面的四个参数就能确定下来了。利用PinPlaner设置FPGA相应管脚的电平即可。