|
本帖最后由 qzh 于 2013-10-17 21:10 编辑
http://www.capital-micro.com/article.php?id=67
亮点:
实现了高性能ARM Cortex-M3内核与大容量FPGA的无缝结合 FPGA逻辑单元高达12K, 2个12位1MSPS ADC模块 丰富的I/O资源与封装,以硬核形式整合以太网、USB、CAN、DMA控制器以及DDR控制器等外设 高精度PLL 及时钟网络 灵活的乘加器实现DSP 基于Efuse和SPI的保密机制 超高系统性价比 FPGA
基于SRAM的FPGA架构
- 高达11520个4输入查找表,7680个DFF寄存器
- 逻辑性能高达200MHz
嵌入式RAM存储器
144个EMB5K(4.5Kbit可配置双端口DPRAM存储器)
嵌入式DSP
48个18x18或 96个12x9 DSP(MAC)
时钟网络
- 16个de-skew全局时钟
- 4个PLL,支持倍频、分频、相移、de-skew
8个外部时钟输入,1个外部晶体时钟输入
多电压,多标准,多区I/O
- 3.3V ~ 1.5V单端LVCMOS、LVTTL I/O标准
- PCI,PCI-X
- 支持BLVDS、mini-LVDS、RSDS、PPDS等LVDS标准
- 支持LVPECL
- 支持低成本的HSTL和SSTL存储器接口
- LVDS和DDR I/II/III
- 差分高达800 Mbps数据传输速率
- 驱动强度可控
- 转换速率可控
- 输入和输出延迟可控
- 可编程的串并联端接电阻 MSS
ARM® Cortex™-M3处理器
- 350 MHz最大频率,1.25 DMIPS/MHz(Dhrystone 2.1)性能
- 单周期乘法指令和硬件除法指令
2个AHB主/从总线接口
调试模式
- 支持串行线调试接口(SWD)和JTAG接口
- 支持Cortex-M3嵌入式Trace Macrocell™
哈佛结构
1.25DMIPS/MHz和0.19Mw/MHz
Thumb-2指令集以16位的代码密度带来了32位的性能
内置快速的终端控制器
- 中断间的延迟时间降到只需6个CPU周期
- 从低功耗模式唤醒的时间只需6个CPU周期
与ARM7TDMI®相比运行速度最多可快35%且代码最多可节省45% 存储器
- 192 Kbytes SRAM
- 8 KByte程序Cache
- 硬核DDRI/II/III存储器接口 外设
- 高达400MHz的16位 DDR2/3
- USB 2.0 & PHY
- ETH 10/100/1000控制器
- 8通道DMA
- 2个I2C
- 2个SPI
- 2个UART
- 4个32位定时器
- 32位 GPIO
- 2组CAN 2.0A/B
- 低功耗RTC
- 双12位1MSPS ADC 配置
支持JTAG,AS和PS三种配置模式 安全
196位AES比特流加密
基于Efuse和SPI的保密控制
访问保护机制,防止复制,负载,克隆和篡改FPGA及M3处理器固件 封装
LQFP-144 (最多支持107个用户I/Os)
LQFP-216 (最多支持171个用户I/Os)
LQFP-256 (最多支持195个用户I/Os)
FBGA-324 (最多支持228个用户I/Os)
FBGA-484 (最多支持301个用户I/Os) |
阿莫论坛20周年了!感谢大家的支持与爱护!!
知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)
|