求助：双口RAM程序报错！VHDL

南孤雁2010

源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use IEEE.STD_LOGIC_ARITH.all;
use IEEE.STD_LOGIC_UNSIGNED.all;

entity RAM_2 is
  generic(
    data_width : integer := 8;    -- used to change the memory data's width
    addr_width : integer := 11);  -- used to change the memery address' width
  port (
    clka  : in  std_logic;
    dina  : in  std_logic_vector(data_width - 1 downto 0);
    addra : in  std_logic_vector(addr_width - 1 downto 0);
    ena   : in  std_logic;
    wea   : in  std_logic;
    douta : out std_logic_vector(data_width - 1 downto 0);
    clkb  : in  std_logic;
    dinb  : in  std_logic_vector(data_width - 1 downto 0);
    addrb : in  std_logic_vector(addr_width - 1 downto 0);
    enb   : in  std_logic;
    web   : in  std_logic;
    doutb : out std_logic_vector(data_width - 1 downto 0));
end RAM_2;

architecture blkmem of RAM_2 is

zkf0100007

报什么错？
把错误提示贴上来

南孤雁2010

zkf0100007 发表于 2013-8-9 23:27
报什么错？
把错误提示贴上来

Error: Cannot synthesize dual-port RAM logic "ram1"

zkf0100007

南孤雁2010 发表于 2013-8-9 23:38
Error: Cannot synthesize dual-port RAM logic "ram1"

你是用的Xilinx的么，是不是用的IP核？

南孤雁2010

zkf0100007 发表于 2013-8-10 00:02
你是用的Xilinx的么，是不是用的IP核？

是啊是啊 什么情况？

zkf0100007

南孤雁2010 发表于 2013-8-10 15:04
是啊是啊 什么情况？

那不应该啊，你用IP核向导生成的么？

南孤雁2010

zkf0100007 发表于 2013-8-10 23:37
那不应该啊，你用IP核向导生成的么？

不是……是编程的

NJ8888

你的实体是RAM2，错误是RAM1

南孤雁2010

NJ8888 发表于 2013-8-11 08:36
你的实体是RAM2，错误是RAM1

3Q!我去改改~~~