|
看了一段程序不太知道对不对,请教各位大侠帮小弟看看~~~~~~~~~~~~~感激不尽!
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY yana IS
PORT (CLK,A,B:IN STD_LOGIC; ——时钟、A、B触发输入
Q:OUT STD_LOGIC); ——触发输出
END yana;
ARCHITECTURE WEI OF yana IS
BEGIN
PROCESS (CLK,A)
VARIABLE CNTL:INTEGER RANGE 0 TO 4000;————1ms做一次写入操作(CLK为4M)
VARIABLE X,Y:STD_LOGIC;——————中间变量
BEGIN
IF CLK'EVENT AND CLK='1' THEN
IF A='1' THEN X:='1';
END IF;
IF B='1' THEN Y:='1';
END IF;
IF Y='1' THEN
IF CNTL<4000 THEN
CNTL:=CNTL+1;
ELSE
CNTL:=0;
X:='0';
Y:='0';
END IF;
END IF;
Q<=X OR Y;
END IF;
END PROCESS;
END WEI;
这个模块的功能写的是:有键按下但未完成对存储器的写操作期间,Q口一直为高电平,直到对存储器的写操作。
这个功能能实现么????看不太懂啊……………… |
阿莫论坛20周年了!感谢大家的支持与爱护!!
曾经有一段真挚的爱情摆在我的面前,我没有珍惜,现在想起来,还好我没有珍惜……
|