FPGA II C

lcrromi · 发表于 2013-4-21 20:22:36

在用FPGA写II C 协议时要不要检测从器件的应答信号啊？我是直接用主机控制  sda<=0;scl<1;scl<=0; 然后执行后面的工作，即读取器件的内容，不过用示波器看了读取的内容都是高电平，与实际分析不正确，也就是读取的内容有误（程序的start与stop信号正常），谁用Verilog或者vhdl写过这类的驱动程序啊？说说看你们的见解，谢了。。以下为相应段的代码
check_ack1:  begin       //发送应答信号
         count1=count1+1;
      case (count1)
            1 :sda<=0;
            3 :scl<=1;
            5 :scl<=0;
            7 :begin
                           count1=0;current_state<=transmit_sub_address;
                           end
         default;
      endcase
      end

lans0625 · 发表于 2013-4-21 20:32:01

这个论坛上都有可靠代码可供参考了……

lcrromi · 发表于 2013-4-21 20:35:37

lans0625 发表于 2013-4-21 20:32
这个论坛上都有可靠代码可供参考了……

哦，真的吗，看了一遍貌似没找到

FPGA II C

阿莫论坛20周年了！感谢大家的支持与爱护！！