fpga引脚配置为输入后悬空的话，测量该引脚的电压是多少

peipei521 · 发表于 2013-4-19 12:38:32

fpga引脚配置为输入后悬空的话，测量该引脚的电压应该是多少啊？是定值吗？我测了一下是高电平（3.3v），不知道是不是有问题

还有一个问题，max232连接fpga，fpga产生一个上升沿或者下降沿的话，232芯片采集到该边沿的话会有多长时间的延迟啊

菜鸟求助！

wye11083 · 发表于 2013-4-19 12:53:45

你的高电平是配置的拉高了。232采用1/3，2/3，3/3方式采样，跟边沿没关系。

peipei521 · 发表于 2013-4-19 14:35:23

wye11083 发表于 2013-4-19 12:53
你的高电平是配置的拉高了。232采用1/3，2/3，3/3方式采样，跟边沿没关系。

你好，异步串行通信的时候，不是应该先发送一个低电平的起始位吗？当fpgaA通过232与另外一个fpgaB通信的时候，A发送的起始位时产生的下降沿，B是在什么时候接收到的，就是从A发送起始位开始到B检测到下降沿的这段时间有多长

wye11083 · 发表于 2013-4-19 15:55:09

本帖最后由 wye11083 于 2013-4-19 15:56 编辑

一方检测到另一方拉低之后会每隔1/3周期读一次状态。这个周期是大周期，比如9600bps，那一个周期就接近100us了，则每隔33us检查一次数据。当年的串口不快，最高就19200，器件工作频率57600Hz

tongdayusu · 发表于 2013-4-19 16:50:18

这样做很不好。

peipei521 · 发表于 2013-4-19 19:10:37

tongdayusu 发表于 2013-4-19 16:50
这样做很不好。

具体点，有什么好方法吗

tongdayusu · 发表于 2013-4-20 08:25:28

配置成输出，或者外部上下拉到固定的电平

阿莫论坛20周年了！感谢大家的支持与爱护！！