altera实现 mul1 = y * 1.164，下面这样做对吗 ？

german010

//  wire [15:0] mul1 = y * 8'b10010101;        // Y*1.164

mult6x6 mult1 (
                     .clock        ( clk ),
                     .dataa        ( y ),
                     .datab        ( 8'b10010101 ),
                     
                     .result( mul1 )
                     );
8'b10010101对应于小数1.164吗 ？

loywong

你得自己"定个点", 比如用16位, 分成8位整数8位小数(后面记为"(8.8)"), 即"定点"在第8位.
那么:
1 -> 16'h0100;
1.5 -> 16'h0180;
-1.5 -> -1.5*256 + 65536(补码) -> 16'hFE80(其实就是-16'sh0180, 让综合器给我们算补码去~~);
...
1.164 -> 1.164*256 = 298 = 16'h012A;

所以 signed input [15:0] a (也是"8整.8小")和 1.164相乘给 signed output [15:0] mul (也是"8整.8小"), 直接写:
assign mul = (a * 16'sh012A) >>>8;
就行了, 当然, 你的fpga里有dsp block最好, 不然也要几百个LE的.

因为 (8.8) 乘  (8.8) 得到  (16.16), 为了恢复成 (8.8), 所以帯符号右移8位即可.
把低8位小数舍掉, 高8位整数也丢了, 所以你得保证你的16位(8.8)的"定点小数"乘积不能超过范围, 多数数字信号处理系数都是区间[-1.0, 1.0]的,多半不存在问题, 积分什么的, 还有其它可能有问题的自己想清楚就行, 当然你要保留16位整.16位小也可以~~~

总结:
module fixpmul
#(
    parameter IW = 8,
    parameter FW = 8
)(
    input signed [IW+FW-1 : 0] a,
    input signed [IW+FW-1 : 0] b,
    output signed [IW+FW-1 : 0] o
);
    (* multstyle = "dsp" *) wire signed [IW*2+FW*2-1 : 0] long;
    assign long = a * b;
    assign o = long >>> FW;
endmodule

yxm433

loywong 发表于 2013-3-29 13:38
你得自己"定个点", 比如用16位, 分成8位整数8位小数(后面记为"(8.8)"), 即"定点"在第8位.
那么:
1 -> 16'h0 ...

学习了，~~~~~

german010

loywong 发表于 2013-3-29 13:38
你得自己"定个点", 比如用16位, 分成8位整数8位小数(后面记为"(8.8)"), 即"定点"在第8位.
那么:
1 -> 16'h0 ...

十分感谢

aoxiaoche

学习了，，，呵呵

四海龙2013

开眼了 不错