|
RT,一直想学下CPLD&FPGA接触有断时间了但是一直都处于入门状态感觉很难学,不知道怎么学习好了,就想通过做个什么东西希望通过这样一个过程来学习或者会好点也算是有个目标。
通过查找资料,我想到如下两种方案不知道可不可行请教各位大神
方案一:通过CPLD来产生VGA时序驱动显示,用双口RAM作为存储,CPLD负责读RAM中数据送显示,同时处理器可向RAM中写数据。如图:
方案二:通过FPGA来产生VGA时序驱动显示,使用SDRAM作为存储,这里SDRAM不能同时一边读来显示一边写入数据,是否是通过在FPGA里实现FIFO来解决这个问题,在这里有点不解,如图:
不知道方案上行不行的通请各位大神指点一二。
下一个想到的问题就是器件的选择,CPLD和FPGA不太了解不知道选什么型号的好,存储器的大小,想支持的最大分辨率为1024*768显示RGB565格式,即1024*768*2=1572864=1.5M这样计算是对的吗? |
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有帐号?注册
x
阿莫论坛20周年了!感谢大家的支持与爱护!!
知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)
|