FPGA作DDR SDRAM控制器

stallone · 发表于 2013-3-10 17:41:09

我发现单纯做DDR SDRAM的读或写的时候没有，但一旦把这个工程放到我想要的画面分割工程中时就会出现如下错误：
Error: DQS I/O pin "ddr_dqs[0]" does not feed a Clock Delay Control block
不知道大家有没有遇到过，太纠结了!

wye11083 · 发表于 2013-3-10 18:12:21

约束没做好。

stallone · 发表于 2013-3-10 18:31:48

wye11083 发表于 2013-3-10 18:12
约束没做好。

我还没有做约束处理，如果运行remove_add_constraints_for_ddr_ctrl.tcl文件，又会发现程序的效果是不正常，而且会把部分引脚的分配给去掉!

wye11083 · 发表于 2013-3-10 19:02:57

stallone 发表于 2013-3-10 18:31
我还没有做约束处理，如果运行remove_add_constraints_for_ddr_ctrl.tcl文件，又会发现程序的效果是不正 ...

你不做约束还想让程序按你的意愿来？做梦吧。

nnimo · 发表于 2013-3-11 09:22:07

没有搞清楚人家愿不愿意，就想霸王硬上弓吗？

阿莫论坛20周年了！感谢大家的支持与爱护！！